Intel® Stratix® 10 DX 2100 FPGA

Spesifikasi

Ekspor spesifikasi

Hal Penting

Sumber Daya

Spesifikasi I/O

Teknologi Canggih

Spesifikasi Paket

Informasi Tambahan

Pemesanan dan Kepatuhan

Informasi pemesanan dan spesifikasi

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E1VG

  • MM# 999LCT
  • Kode SPEC SRGNE
  • Kode Pemesanan 1SD21BPT1F53E1VG
  • Stepping B0
  • ID Konten MDDS 800035

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E2VG

  • MM# 999LCX
  • Kode SPEC SRGNF
  • Kode Pemesanan 1SD21BPT1F53E2VG
  • Stepping B0
  • ID Konten MDDS 800035

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT2F53E1VG

  • MM# 999LCZ
  • Kode SPEC SRGNG
  • Kode Pemesanan 1SD21BPT2F53E1VG
  • Stepping B0
  • ID Konten MDDS 800035

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT2F53E2VG

  • MM# 999LD0
  • Kode SPEC SRGNH
  • Kode Pemesanan 1SD21BPT2F53E2VG
  • Stepping B0
  • ID Konten MDDS 800035

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT3F53E3VG

  • MM# 999LDH
  • Kode SPEC SRGNJ
  • Kode Pemesanan 1SD21BPT3F53E3VG
  • Stepping B0
  • ID Konten MDDS 800035

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E1VGBK

  • MM# 99A7W7
  • Kode SPEC SRKE9
  • Kode Pemesanan 1SD21BPT1F53E1VGBK
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E2VGBK

  • MM# 99A7W8
  • Kode SPEC SRKEA
  • Kode Pemesanan 1SD21BPT1F53E2VGBK
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E1VGNE

  • MM# 99AXPZ
  • Kode SPEC SRLVQ
  • Kode Pemesanan 1SD21BPT1F53E1VGNE
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT3F53E3VGNE

  • MM# 99AXR0
  • Kode SPEC SRLVR
  • Kode Pemesanan 1SD21BPT3F53E3VGNE
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT2F53E1VGNE

  • MM# 99AXRG
  • Kode SPEC SRLVS
  • Kode Pemesanan 1SD21BPT2F53E1VGNE
  • Stepping B0

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E2VGNE

  • MM# 99AXRW
  • Kode SPEC SRLVT
  • Kode Pemesanan 1SD21BPT1F53E2VGNE
  • Stepping B0

Informasi kepatuhan dagang

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

Informasi PCN

SRKEA

SRLVQ

SRLVR

SRLVS

SRGNJ

SRLVT

SRGNH

SRGNG

SRGNF

SRGNE

SRKE9

Driver dan Perangkat Lunak

Driver & Perangkat Lunak Terbaru

Unduhan Tersedia:
Semua

Nama

Tanggal Peluncuran

Tanggal pertama kali produk diperkenalkan.

Litografi

Litografi mengacu pada teknologi semikonduktor yang digunakan untuk memproduksi sirkuit terintegrasi, dan dilaporkan dalam nanometer (nm), menunjukkan ukuran fitur yang ditanam pada semikonduktor.

Elemen Logika (LE)

Elemen logika (LE) adalah unit logika terkecil dalam arsitektur Intel® FPGA. LE ringkas dan menghadirkan fitur tingkat lanjut dengan penggunaan logika yang efisien.

Modul Logika Adaptive (ALM)

Modul logika adaptive (ALM) adalah blok bangunan logika dalam perangkat Intel® FPGA yang didukung, dan dirancang untuk memaksimalkan performa serta utilisasi. Setiap ALM memiliki beberapa mode operasi yang berbeda, dan dapat menerapkan berbagai fungsi logika sekuensial dan kombinatorial yang berbeda.

Register Modul Logika Adaptif (ALM)

Register ALM adalah bit register (flip-flop) yang terkandung di dalam ALM dan digunakan untuk menerapkan logika sekuensial.

Fabric dan I/O Phase-Locked Loop (PLL)

Fabric dan IO PLL digunakan untuk menyederhanakan desain dan implementasi jaringan clock dalam fabric Intel® FPGA, serta jaringan clock yang terasosiasi dengan sel IO dalam perangkat.

Memori Tertanam Maksimal

Total kapasitas dari semua blok memori tertanam dalam fabric yang dapat diprogram dari perangkat Intel® FPGA.

Memori Bandwidth Tinggi Maksimum

Total kapasitas dari semua rangkaian memori bandwidth tinggi dalam paket di perangkat Intel® FPGA.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.

Blok Pemrosesan Sinyal Digital (DSP)

Blok pemrosesan sinyal digital (DSP) adalah blok bangunan matematika dalam perangkat Intel® FPGA yang didukung dan mengandung pengganda serta akumulator performa tinggi untuk menerapkan berbagai fungsi pemrosesan sinyal digital.

Format Pemrosesan Sinyal Digital (DSP)

Tergantung pada rangkaian perangkat Intel® FPGA, blok DSP mendukung format berbeda seperti hard floating point, hard fixed point, menggandakan dan mengakumulasikan, serta hanya mengalikan.

Kontroler Memori Keras

Kontroler memori keras digunakan untuk mendukung sistem memori eksternal performa tinggi yang terhubung ke Intel® FPGA. Kontroler memori keras menghemat daya dan sumber daya FPGA jika dibandingkan dengan kontroler memori lunak yang setara, serta mendukung operasi frekuensi yang lebih tinggi.

Antarmuka Memori Eksternal (EMIF)

Protokol antarmuka memori eksternal didukung oleh perangkat Intel® FPGA.

Jumlah I/O Pengguna Maksimal

Jumlah maksimum pin I/O bertujuan umum dalam perangkat Intel® FPGA, dalam paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.

Dukungan Standar I/O

Standar antarmuka I/O bertujuan umum didukung oleh perangkat Intel® FPGA.

Pasangan LVDS Maksimum

Jumlah maksimum pasangan LVDS yang dapat dikonfigurasi dalam perangkat Intel® FPGA, dalam paket terbesar yang tersedia. Lihat dokumentasi perangkat untuk jumlah pasangan RX dan TX LVDS berdasarkan jenis paket.

Transceiver Non-Return to Zero (NRZ) Maksimum

Jumlah transceiver NRZ maksimum dalam perangkat Intel® FPGA, di paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.

Tingkat Data Non-Return to Zero (NRZ) Maksimum

Tingkat data NRZ maksimum yang didukung oleh transceiver NRZ.
† Tingkat data sebenarnya dapat lebih rendah tergantung kelas kecepatan transceiver.

Transceiver Pulse-Amplitude Modulation (PAM4) Maksimum

Jumlah transceiver PAM4 maksimum dalam perangkat Intel® FPGA, di paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.

Tingkat Data Pulse-Amplitude Modulation (PAM4) Maksimum

Tingkat data PAM4 maksimum yang didukung oleh transceiver PAM4.
† Tingkat data sebenarnya dapat lebih rendah tergantung kelas kecepatan transceiver.

IP Keras Protokol Transceiver

Kekayaan intelektual keras tersedia di perangkat Intel® FPGA untuk mendukung transceiver serial berkecepatan tinggi. IP keras protokol transceiver menghemat daya dan sumber daya FPGA dibandingkan IP lunak yang setara, serta menyederhanakan implementasi protokol serial.

Hiper-Register

Hyper-Register adalah bit register tambahan (flip flop) yang terletak di interkoneksi dari beberapa rangkaian perangkat Intel® FPGA, yang memungkinkan pengaturan ulang waktu dan pipelining dari interkoneksi untuk mendukung frekuensi clock yang lebih tinggi dalam fabric FPGA.

Keamanan Bitstream FPGA

Tergantung pada rangkaian perangkat Intel FPGA, berbagai fitur keamanan tersedia untuk mencegah penyalinan bitstream pelanggan, dan mendeteksi upaya untuk mengubah perangkat selama operasi.

Pilihan Paket

Perangkat Intel® FPGA tersedia dalam ukuran paket yang berbeda, dengan jumlah IO dan transceiver yang berbeda, untuk menyesuaikan kebutuhan sistem pelanggan.