Intel® Cyclone® 10 10CL006 FPGA

Spesifikasi

Ekspor spesifikasi

Hal Penting

Spesifikasi I/O

Spesifikasi Paket

Informasi Tambahan

Pemesanan dan Kepatuhan

Informasi pemesanan dan spesifikasi

Intel® Cyclone® 10 10CL006 FPGA 10CL006YE144C8G

  • MM# 965562
  • Kode SPEC SR4N3
  • Kode Pemesanan 10CL006YE144C8G
  • Stepping A1
  • ID Konten MDDS 698725744190

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256C6G

  • MM# 967109
  • Kode SPEC SR5YH
  • Kode Pemesanan 10CL006YU256C6G
  • Stepping A1
  • ID Konten MDDS 692907745571

Intel® Cyclone® 10 10CL006 FPGA 10CL006ZU256I8G

  • MM# 967110
  • Kode SPEC SR5YJ
  • Kode Pemesanan 10CL006ZU256I8G
  • Stepping A1
  • ID Konten MDDS 697759746646

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256I7G

  • MM# 968794
  • Kode SPEC SR7CU
  • Kode Pemesanan 10CL006YU256I7G
  • Stepping A1
  • ID Konten MDDS 702298745436

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256C8G

  • MM# 973647
  • Kode SPEC SRBJJ
  • Kode Pemesanan 10CL006YU256C8G
  • Stepping A1
  • ID Konten MDDS 699546744306

Intel® Cyclone® 10 10CL006 FPGA 10CL006YU256A7G

  • MM# 999A2M
  • Kode SPEC SRF51
  • Kode Pemesanan 10CL006YU256A7G
  • Stepping A1
  • ID Konten MDDS 691713

Informasi kepatuhan dagang

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

Informasi PCN

SR5YJ

SR5YH

SRBJJ

SRF51

SR4N3

SR7CU

Driver dan Perangkat Lunak

Driver & Perangkat Lunak Terbaru

Unduhan Tersedia:
Semua

Nama

Tanggal Peluncuran

Tanggal pertama kali produk diperkenalkan.

Litografi

Litografi mengacu pada teknologi semikonduktor yang digunakan untuk memproduksi sirkuit terintegrasi, dan dilaporkan dalam nanometer (nm), menunjukkan ukuran fitur yang ditanam pada semikonduktor.

Elemen Logika (LE)

Elemen logika (LE) adalah unit logika terkecil dalam arsitektur Intel® FPGA. LE ringkas dan menghadirkan fitur tingkat lanjut dengan penggunaan logika yang efisien.

Fabric dan I/O Phase-Locked Loop (PLL)

Fabric dan IO PLL digunakan untuk menyederhanakan desain dan implementasi jaringan clock dalam fabric Intel® FPGA, serta jaringan clock yang terasosiasi dengan sel IO dalam perangkat.

Memori Tertanam Maksimal

Total kapasitas dari semua blok memori tertanam dalam fabric yang dapat diprogram dari perangkat Intel® FPGA.

Blok Pemrosesan Sinyal Digital (DSP)

Blok pemrosesan sinyal digital (DSP) adalah blok bangunan matematika dalam perangkat Intel® FPGA yang didukung dan mengandung pengganda serta akumulator performa tinggi untuk menerapkan berbagai fungsi pemrosesan sinyal digital.

Format Pemrosesan Sinyal Digital (DSP)

Tergantung pada rangkaian perangkat Intel® FPGA, blok DSP mendukung format berbeda seperti hard floating point, hard fixed point, menggandakan dan mengakumulasikan, serta hanya mengalikan.

Jumlah I/O Pengguna Maksimal

Jumlah maksimum pin I/O bertujuan umum dalam perangkat Intel® FPGA, dalam paket terbesar yang tersedia.
† Jumlah sebenarnya dapat lebih rendah tergantung paket.

Dukungan Standar I/O

Standar antarmuka I/O bertujuan umum didukung oleh perangkat Intel® FPGA.

Pasangan LVDS Maksimum

Jumlah maksimum pasangan LVDS yang dapat dikonfigurasi dalam perangkat Intel® FPGA, dalam paket terbesar yang tersedia. Lihat dokumentasi perangkat untuk jumlah pasangan RX dan TX LVDS berdasarkan jenis paket.

Pilihan Paket

Perangkat Intel® FPGA tersedia dalam ukuran paket yang berbeda, dengan jumlah IO dan transceiver yang berbeda, untuk menyesuaikan kebutuhan sistem pelanggan.