Cyclone® V FPGA – Pengontrol Interupsi Vektor untuk Contoh Desain FPGAs SoC Cyclone V SX

Cyclone® V FPGA – Pengontrol Interupsi Vektor untuk Contoh Desain FPGAs SoC Cyclone V SX

715160
12/5/2016

Pendahuluan

Contoh desain ini menunjukkan cara menggunakan vector interrupt controller (VIC) dalam desain perangkat keras dan cara mendukung VIC dalam perangkat lunak. Ada empat contoh desain yang disertakan yaitu VIC_Example, VIC_DaisyChain_Example, VIC_ISRnVectorTable_Example, dan VIC_noVIC_Example.

Perlengkapan Pengembangan

Cyclone® V SX SoC Development Kit

Detail Desain

Rangkaian Perangkat

Cyclone® V FPGAs and SoC FPGAs

Edisi Quartus

Intel® Quartus® Prime Standard Edition

Versi Quartus

16.0

IP Core (23)
Inti IP Kategore Inti IP
Nios II Gen2 Processor NiosII
IRQ Mapper QsysInterconnect
JTAG UART ConfigurationProgramming
Interval Timer Peripherals
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Memory-Mapped Router QsysInterconnect
On-Chip Memory (RAM or ROM) OnChipMemory
Performance Counter Unit Arithmetic
Reset Controller QsysInterconnect
Vectored Interrupt Controller QsysInterconnect
VIC CSR Block AudioVideo
VIC Priority Block AudioVideo
VIC Vector Block AudioVideo

Detail Deskripsi

Siapkan templat desain di GUI perangkat lunak Quartus Prime (versi 14.1 dan yang lebih baru)


Catatan: Setelah mengunduh contoh desain, Anda harus menyiapkan template desain. File yang Anda unduh berbentuk file <project>.par yang berisi versi terkompresi dari file desain Anda (mirip dengan file .qar) dan metadata yang menggambarkan proyek. Kombinasi dari informasi ini adalah apa yang merupakan file <project>.par. Dalam rilis 16.0 atau yang lebih baru, Anda cukup mengklik dua kali pada file <project>.par dan Quartus akan meluncurkan proyek itu.


Cara kedua untuk memunculkan template proyek adalah melalui New Project Wizard (File -> New Project Wizard). Setelah memasukkan nama dan folder proyek pada panel pertama, panel kedua akan meminta Anda untuk menentukan proyek kosong atau template proyek. Pilih templat proyek. Anda akan melihat daftar proyek Template Desain yang telah Anda muat sebelumnya serta berbagai "Desain Pinout Dasar" yang berisi pinout dan pengaturan untuk berbagai kit pengembangan. Jika Anda tidak melihat template desain Anda dalam daftar, klik pada link yang menyatakan menginstal Template Desain yang dilingkari di bawah ini:



Jelajahi file <project>.par yang Anda unduh, klik berikutnya, diikuti oleh Selesai, dan templat desain Anda akan diinstal dan ditampilkan di panel Project Navigator di Quartus.


Catatan: Ketika desain disimpan di Toko Desain sebagai template desain, desain tersebut telah diuji regresi sebelumnya terhadap versi perangkat lunak Quartus yang dinyatakan. Regresi memastikan template desain melewati langkah-langkah analisis/sintesis/pemasangan/perakitan dalam alur desain Quartus.



Siapkan templat desain di baris perintah perangkat lunak Quartus Prime


Pada baris perintah, ketik perintah berikut:

quartus_sh --platform_install -package <direktori proyek>/<project>.par


Setelah proses selesai, ketik:

quartus_sh --platform -name <proyek>



Catatan:

* Versi ACDS: 16.0.0 Standar


Perlengkapan Pengembangan

Cyclone® V SX SoC Development Kit

Detail Desain

Rangkaian Perangkat

Cyclone® V FPGAs and SoC FPGAs

Edisi Quartus

Intel® Quartus® Prime Standard Edition

Versi Quartus

16.0