Desain FPGA Militer, Kedirgantaraan, dan Pemerintah
Contoh Desain Direct RF
Lihat video unggulan atau baca ringkasan solusi.
Video Desain Ketangkasan dan Fitur Pita Lebar untuk Intel® Direct RF-Series FPGA
Video Contoh Desain Kokpit ADC/DAC
Video Contoh Desain Penyalur Pita Lebar
Video Contoh Desain Beamformer Penundaan Waktu
Uraian Singkat Solusi |
Deskripsi |
Fitur |
Aplikasi |
---|---|---|---|
Untuk membantu pengguna baru memahami kemampuan Intel® Direct RF FPGA lebih cepat dan memungkinkan kemampuan evaluasi siap pakai, Intel mengembangkan contoh desain kokpit konverter analog ke digital (ADC) atau konverter digital ke analog (DAC). Desain ini dilengkapi antarmuka pengguna grafis (GUI) untuk menjelajahi dan mengonfigurasi blok tile analog dengan berbagai pengaturan. Ini termasuk mengonfigurasi mode interpolasi atau desimasi konverter naik/turun, frekuensi tengah jalur dan fine tuner, mengatur mode loopback, kecepatan sampel, dan sebagainya. |
Kecepatan sampling hingga 64 GSPS Konfigurasi NCO Pengaturan Mode Desimasi/Interpolasi Penampil Bentuk Gelombang ADC Pembuat Bentuk Gelombang DAC Sinkronisasi Multi-Port Karakterisasi Performa RF Mendukung Intel® Stratix® 10 AX FPGA dan Intel Agilex® 9 development kit |
Evaluasi ADC/DAC |
|
Untuk menampilkan kemampuan Intel® Direct RF FPGA, Intel mengembangkan contoh desain Penyalur Pita Lebar. Desain ini dilengkapi bank filter polyphase yang dikembangkan menggunakan DSP Builder for Intel® FPGAs yang berorientasi untuk developer DSP. Data dari konverter analog ke digital (ADC) di-streaming ke blok penyalur yang mencakup filter polyphase prototipe dan blok FFT 64 fase. | Kecepatan sampling 64 GSPS Penampil spektral dinamis Penampil spektrogram DSP Builder for Intel FPGA Mendukung Intel® Stratix® 10 AX FPGA dan Intel Agilex® 9 FPGA development kit |
Penanggulangan elektronik Peralatan pengujian dan pengukuran Sistem komunikasi |
|
Beamformer Penundaan Waktu | Beamforming Penundaan Waktu Digital menawarkan resolusi sudut arbitrary, pancaran simultan pada sudut berbeda, dan tidak memengaruhi kualitas. Desain ini dilengkapi filter resampler penundaan fraksional laju sampel super dalam mesin penundaan waktu yang dikembangkan menggunakan DSP Builder for Intel® FPGAs yang berorientasi untuk developer DSP. Ada empat instans mesin penundaan waktu untuk mendukung empat pancaran simultan, di mana setiap pancaran independen dan dikendalikan secara terpisah. |
Kecepatan sampling 64 GSPS 8 Array Elemen RX 14 pancaran dengan Bandwidth 1,6 GHz Filter penundaan fraksional RX Phased Array Synchronization DSP Builder for Intel FPGA |
Active electronically scanned array (AESA) Radar dan Sonar Komunikasi Pita Lebar Astronomi Radio |
Beberapa Sinkronisasi Perangkat | Untuk menampilkan kemampuan sinkronisasi Intel® Direct RF FPGA, Intel mengembangkan contoh desain sinkronisasi multiperangkat. Desain ini menunjukkan hubungan latensi deterministik antara dua konverter analog ke digital (ADC) atau konverter digital-to-analog (DAC) oleh protokol subklas1 JESD204C, penyelarasan latensi, dan penyelarasan fase antara port yang berbeda di perangkat lokal dan jarak jauh. | Kecepatan sampling 51,2 GSPS Sinkronisasi RX dan TX Phased Array Interkoneksi FPGA Deterministik |
Active electronically scanned array (AESA) Radar dan Sonar Penanggulangan Elektronik |
Fitur Ketangkasan dan Pita Lebar | Contoh desain fitur Pita Lebar dan Ketangkasan menunjukkan kemampuan lompatan frekuensi di Intel® Direct RF FPGA dan bagaimana kemampuan ini, dikombinasikan dengan pemantauan pita lebar, dapat menjadi keuntungan yang signifikan untuk aplikasi tertentu. | Dukungan kecepatan sampling 64 GSPS Penerima utama Pita Lebar: 32 GHz IBW Piat sempit sekunder: 4 GHz IBW Ketangkasan melompat frekuensi Ketangkasan alur kalibrasi ADC Pengukuran latensi dalam run-time Penampil Sinyal Intel® Stratix® 10 AX FPGA dan Intel Agilex® 9 FPGA development kit |
Sistem radar Sistem Perang Elektronik (EW) Sistem komunikasi |
Klasifikasi Bentuk Gelombang | Intel® FPGA AI Suite dapat digunakan dalam desain FPGA untuk memproses streaming sinyal analog real-time. Intel mengembangkan contoh klasifikasi bentuk gelombang yang menunjukkan cara mengklasifikasikan jenis modulasi sinyal RF, menggunakan jaringan neural yang terlatih khusus. Sinyal yang dimodulasi analog diambil sampelnya menggunakan konverter terintegrasi analog/digital, melalui pra-pemrosesan sinyal digital, dan diumpan ke Intel FPGA AI Suite IP, di mana inferensi jaringan neural dieksekusi. | 1x saluran RX pada Intel® Stratix® 10 AX A-tile dalam mode x32 pada 48 GSPS Aplikasi tertanam menggunakan SoC FPGA dengan Intel FPGA AI Suite IP Mengklasifikasikan sinyal RF real-time menggunakan Jaringan Neural Konvolusional dengan Intel FPGA AI Suite IP dan OpenVINO Streaming pra-pemrosesan dengan augmentasi data inline Dataset EagleNet dengan 7 kategori Bentuk Gelombang: AM, FM, CW, OFDM, QPSK, Ramp, Background Noise Intel® Stratix 10® AX FPGA development kit |
Penanggulangan radar dan elektronik Sistem komunikasi |
Konten Utama
Contoh Desain Aplikasi
Contoh desain berikut berisi desain yang diparameterisasi dengan simulasi atau implementasi dalam perangkat keras yang beroperasi dengan board pengembangan Intel® FPGA. Untuk informasi selengkapnya, Hubungi Intel.
Lembar Data |
Deskripsi |
Fitur |
Aplikasi |
Tanggal Publikasi |
---|---|---|---|---|
Bank Filter Sintesis Rekonstruksi Sempurna | Contoh desain ini menunjukkan implementasi efisien bank filter sintesis, yang dikenal sebagai penyalur terbalik. Contoh desain ini menunjukkan implementasi yang dapat diparametrisasi di DSP Builder untuk Intel FPGA yang dapat disesuaikan dengan aplikasi pengguna akhir. Pengoperasian bank filter ditampilkan dalam aplikasi radio kognitif, di mana diperlukan rekonstruksi sinyal yang sempurna. | Kecepatan sampling: 4 GSPS Modulasi: QPSK / 16QAM / 64QAM Kecepatan simbol: 0,125 / 0,25 / 0,5 / 1.0 / 2.0 / 4.0 GSPS (roll-off factor: 0,15 / 0,25 / 0,5) Jumlah saluran: 64 / 128 / 256 dapat dikonfigurasi ulang dalam run-time Pemrosesan frekuensi untuk aplikasi radio kognitif Penampil sinyal Intel Agilex® 7 FPGA Development Kit |
Pemrosesan frekuensi untuk aplikasi radio kognitif Pemrosesan audio dan gambar Radar Sistem perang elektronik (EW) |
Januari 2024 |
Oversampled Channelizer dengan Input Overlapping Spasial | Ini adalah subset channelizer oversampling wideband SSR. Arsitektur implementasi channelizer oversampling dapat sangat berbeda tergantung pada kecepatan sampel input, jumlah saluran, dan jumlah sampel overlapping. Dalam arsitektur ini, jumlah saluran FFT rendah, jumlah sampel overlapping lebih sedikit daripada jumlah jalur paralel. Input overlapping terjadi di seluruh jalur paralel, sehingga istilah 'overlapping spasial' digunakan. | Arsitektur paralel yang efisien Input nyata atau kompleks Clock operasi tidak bergantung pada kecepatan sampling |
Penanggulangan elektronik Radar Sistem komunikasi |
November 2023 |
Desain ini dilengkapi bank filter polyphase yang dikembangkan menggunakan DSP Builder for Intel® FPGA yang berorientasi untuk developer DSP. Data dari Generator Sinyal On-chip distreaming ke blok Channelizer yang mencakup Commutator, Filter Polyphase, Circular Shifter, dan blok FFT. Output yang ditangkap Channelizer diunggah ke host dan disajikan di penonton, sekaligus menunjukkan beberapa metrik kualitas sinyal utama. Desain Oversampled Channelizer mencakup Generator Sinyal On-chip, yang dapat memberikan stimulus yang dapat diprogram ke sistem Channelizer, membuat contoh desain berjalan tanpa generator sinyal eksternal dan ADC. |
Dukungan Kecepatan Sampling: 24GSPS Mendukung 256 Saluran Infrastruktur pemrosesan sinyal polyphase Tampilan Spektrum/Spektrum Dinamis Tampilan bentuk gelombang domain waktu Pengukuran performa RF Generator Sinyal On-chip Intel® Agilex™ FPGA Development Kit |
Penanggulangan Radar dan Elektronik Peralatan Pengujian dan Pengukuran Sistem Komunikasi |
Juni 2022 |
|
Contoh desain beamformer adaptif MVDR menunjukkan implementasi efisien dari beamforming adaptif pada Intel® FPGA. Beamformer adaptif mencapai kualitas sinyal optimal dari arah yang diinginkan, sekaligus menekan gangguan dari arah yang tidak diinginkan. MVDR berdasarkan pada metode Sample-Matrix-Inversion, di mana bobot beamforming diperhitungkan berdasarkan pada pengamatan langsung lingkungan. | Algoritma MVDR Array fase linear Array ukuran 8 dan 64 Adaptasi multi-beam Intel Code Builder untuk antarmuka pemrograman aplikasi (API) OpenCL™ Intel® Arria® 10 FPGA Development Kit |
Radar Sonar Penanggulangan elektronik Sistem komunikasi Array mikrofon |
Juli 2019 |
|
Channelizer adalah penerima wideband yang membagi bandwidth lebar menjadi pita individu sesuai kebutuhan. Sebagai hasil dari peningkatan pemrosesan, sinyal signal-to-noise ratio (SNR) yang rendah dapat terdeteksi dengan baik dalam setiap subsaluran. |
IP kecepatan sampel super dapat diprogram fast Fourier transform (FFT) IP Poly-Phase Filter-Bank yang dapat diprogram FFT Dioptimalkan untuk Contoh Input Nyata Antarmuka JESD204B ke Perangkat Analog* 3GSPS 14 bit konverter analog ke digital saluran ganda (ADC) AD9208 Intel® Stratix® 10 FPGA |
Sistem komunikasi wideband Sistem kabel Alat pengukur |
September 2018 |
|
Desain contoh klasifikasi bentuk gelombang Radar Intel dibangun untuk mengenali tanda Doppler mikro dari target yang berbeda menggunakan model convolution neural network (CNN). |
Klasifikasi Doppler Mikro Pengenalan bentuk gelombang radar real-time Distribusi Intel untuk kit alat OpenVINO™ Board Intel® Arria® 10 FPGA Development Kit |
Kendaraan Otonom Radar pengawas untuk militer Robotik |
Juni 2018 |
|
Pembentukan Gambar dalam Synthetic-Aperture Radar (SAR) | Synthetic Aperture Radar (SAR) adalah teknik yang digunakan dalam radar modern untuk mendapatkan gambar layar beresolusi tinggi. Intel® FPGA memungkinkan teknologi tersebut bahkan dalam batasan SWaP yang ketat. | Pembentukan gambar proyeksi balik global Arsitektur array yang efisien dan dapat diskalakan Titik Ambang pada FPGA Intel® Stratix® 10 FPGA |
Synthetic Aperture Radar (SAR) Synthetic Aperture Sonar (SAS) |
April 2018 |
Segmentasi Semantik digunakan dalam berbagai aplikasi robotika navigasi mandiri. Aplikasi ini untuk mengklasifikasikan jenis objek pada setiap piksel. Contoh ini menunjukkan deteksi dan segmentasi rumah dari pencitraan overhead. |
Demo segmentasi semantik berbasis U-Net Mini Intel® Arria® 10 FPGA Development Kit Rangkaian Data SpaceNet Distribusi Intel untuk kit alat OpenVINO |
Pembelajaran yang mendalam Navigasi Pengawasan optik Pencitraan satelit |
April 2018 |
|
Contoh Desain Memori RF Monobit Digital menunjukkan penggunaan transiver berkecepatan tinggi Intel® FPGA terintegrasi sebagai tahap awal wideband. |
Penerima/pemancar Monobit Bandwidth instan 12,5 GHz Dithering digital Channelizer digital Intel® Stratix® 10 FPGA |
Penanggulangan elektronik Kecerdasan sinyal (COMINT/ELINT) Sistem komunikasi |
Maret 2017 |
|
Contoh desain Keamanan Berbasis Partisi mendemonstrasikan cara yang aman penggunaan kunci keamanan ke beberapa wilayah parsial yang terenkripsi dalam Intel® FPGA. |
Konfigurasi Ulang Sebagian/Partial Reconfiguration (PR) yang Aman Dukungan simultan untuk kunci one-time programmable (OTP) dan kunci yang didukung baterai Alat keamanan Qcrypt Konfigurasi PR dari flash EPCQ Intel® Arria® 10 FPGA dengan SoC Development Kit |
Pusat data/multi-tenancy Otomotif Board commercial off-the-shelf (COTS) komunikasi aman Aplikasi yang memerlukan keamanan multi tingkat |
Maret 2017 |
|
Pulse Doppler | Contoh desain ini menunjukkan pemrosesan Pulse Doppler. Dalam aplikasi radar umum ada persyaratan untuk menghitung dan mengidentifikasi frekuensi Doppler. Hal ini dilakukan dengan menghitung FFT di beberapa denyut radar koheren. Karena sifat pola tulis/baca memori dinamis, operasi berbelok tidak efisien. Desain ini menunjukkan cara untuk memitigasi bottleneck throughput ini sebagai hasil dari berbelok. |
Implementasi berbelok efisien Titik Tetap dan titik Ambang Contoh FFT untuk Pulse Doppler |
Penanggulangan elektronik Radar |
Oktober 2016 |
Desain referensi ini mencakup penghasil sinyal Wideband Gaussian Noise menggunakan pendekatan poly-phase. Pemrosesan sinyal berikutnya memungkinkan Anda untuk mengisi hanya pita spektral yang diinginkan dengan magnitudo kustom untuk setiap pita. | Sumber Wideband Gaussian Noise – 2,5 GHz Bank filter digital Resolusi spektral halus < 2,5 MHz Pita dinamis dan kontrol magnitudo Pemrosesan floating-point dalam FPGA Intel® Arria® 10 FPGA AD9162 – 5GSPS konverter digital ke analog (DAC) dengan antarmuka JESD204B |
Penanggulangan elektronik Radar Sistem komunikasi Simulasi yang dipercepat perangkat keras |
Juni 2016 | |
Demo beamform FFT menghasilkan beberapa sinar secara simultan untuk pemfilteran spasial. Hal ini berarti performa yang lebih baik, yang merupakan persyaratan penting untuk sistem real-time. |
IP FFT kecepatan sampel super yang dapat diprogram Array linear penarget beamform FFT Array planar penargetan beamform FFT |
Radar Radiologi Astronomi radio |
April 2016 |
|
Contoh desain Pemecah Dekomposisi QR adalah implementasi yang dapat diparameterkan yang dirancang untuk menyelesaikan berbagai ukuran matriks. Algoritma berbasis QR memiliki stabilitas numerik yang baik dan dapat menyelesaikan sistem persamaan persegi yang ditentukan dengan kuat. Algoritma adalah salah satu desain referensi titik ambang kompleks pertama yang menyoroti kemampuan dan performa IP titik ambang pada FPGA. |
Penyelesai sistem persamaan linear IP yang dapat diparameterkan dan dapat diskalakan Akselerasi throughput Efisiensi daya Titik ambang |
Algoritma STAP radar dan sonar Beamformer adaptif Komputasi ilmiah Filter adaptif |
April 2014 |
|
Extended Kalman Filter (EKF) diimplementasikan pada Cyclone® V SoC. EKF secara efisien menggunakan arsitektur hibrida, di mana porsi algoritma dibongkar ke fabric FPGA untuk meningkatkan performa sistem keseluruhan dan membongkar prosesor Arm*. | IP prosesor bersama matriks Melipatgandakan performa sistem CPU† Ukuran FPGA kompak Cyclone V SoC |
Radar dan sonar Panduan dan navigasi Sensor navigasi inersial Fusi sensor Kontrol motor |
Februari 2014 |
|
Penyelesai Linear dengan Dekomposisi Cholesky | Contoh desain Penyelesai Dekomposisi Cholesky adalah implementasi yang dapat diparameterkan yang dirancang untuk menyelesaikan berbagai ukuran matriks. Algoritma berbasis Cholesky dapat menyelesaikan kasus privat sistem persamaan persegi, dengan cara yang lebih efisien dibandingkan algoritma lain seperti QR. Algoritma adalah salah satu contoh desain titik ambang kompleks pertama yang menyoroti kemampuan dan performa IP titik ambang pada FPGA. |
Penyelesai sistem persamaan linear IP yang dapat diparameterkan dan dapat diskalakan Akselerasi throughput Efisiensi daya Titik ambang |
Algoritma STAP radar dan sonar Beamformer adaptif Komputasi ilmiah Filter adaptif |
Februari 2014 |
Contoh desain Beamforming Penundaan Waktu diterapkan dalam Kit Pengembangan Stratix V DSP. Penundaan waktu nyata dicapai melalui filter penundaan fraksional dengan resolusi halus arbitrer. Contoh desain mencakup sistem radar denyut sederhana tetapi lengkap yang mengirim dan menerima dengan elemen array berfase 32. |
Beamform wideband Sudut pengarah arbiter Desain yang dapat diskalakan |
Active electronically scanned array (AESA) Radar, Sonar Teleskop radio array berfase Penanggulangan elektronik |
Februari 2014 |
|
Pada radar denyut umum, Kompresi Denyut menghubungkan sinyal yang diterima dengan bentuk gelombang yang diketahui untuk meningkatkan resolusi rentang dan SNR. Contoh desain ini menunjukkan Kompresi Denyut dengan teknik Overlap-and-Save. | Resolusi rentang radar denyut meningkat Meningkatkan deteksi SNR Konvolusi cepat berbasis FFT |
Penanggulangan elektronik Radar |
Desember 2013 |
Arsip Video
Segmentasi Semantik SpaceNet*
Segmentasi pencitraan satelit untuk mengklasifikasikan jenis objek pada setiap piksel. Contoh ini menunjukkan deteksi dan segmentasi rumah dari citra overhead yang diimplementasikan pada Intel® FPGA.
Desain Berbasis Desain
DSP Builder for Intel® FPGA adalah alat berbasis model untuk mensintesis blok pemrosesan DSP dan IP ke FPGA. Video ini menunjukkan alur desain DSP khas dan bagaimana alur berbasis DSP Builder memberikan peningkatan produktivitas yang hebat bagi desainer sistem.
Klasifikasi Bentuk Gelombang Radar
Salah satu tugas umum dalam aplikasi pertahanan adalah mengekstrak parameter dan mengklasifikasikan bentuk gelombang. Dalam video ini, kami akan menunjukkan bagaimana Intel® FPGA digunakan untuk melakukan klasifikasi objek di radar menggunakan pengembalian sinyal micro-Doppler.