SoC FPGA dan FPGA Agilex™ 7 Seri M
Perangkat Seri M dioptimalkan untuk aplikasi dengan komputasi dan memori yang intensif. Memanfaatkan teknologi proses Intel 7, seri ini dibangun berdasarkan fitur perangkat Seri I yang menawarkan hierarki memori yang ekstensif termasuk memori bandwidth tinggi terintegrasi (HBM) dengan pemrosesan sinyal digital (DSP) dan antarmuka efisiensi tinggi hingga memori DDR5 dengan hard memori Network-on-Chip (NoC) untuk memaksimalkan bandwidth memori.
Baca selengkapnya tentang uraian singkat produk Agilex™ 7 FPGA ›
SoC FPGA dan FPGA Agilex™ 7 Seri M
Bandwidth Memori Tertinggi1
Hingga
1TBps
sebagai FPGA bandwidth memori tertinggi di industri1
Tertinggi di industri
DSP
menghitung densitas dalam FPGA berkemampuan HBM2
Pertama di industri
DDR5
FPGA kelas atas diaktifkan
Hingga
1TBps
sebagai FPGA bandwidth memori tertinggi di industri1
Tertinggi di industri
DSP
menghitung densitas dalam FPGA berkemampuan HBM2
Pertama di industri
DDR5
FPGA kelas atas diaktifkan
FPGA Bandwidth Memori Masif
FPGA Seri M, dengan memori HBM2E dalam paket, mendukung untuk memori LPDDR5, DDR5, dan DDR4, dilengkapi memori network-on-chip (NoC) baru yang diperkuat untuk memungkinkan bandwidth memori masif dengan meningkatkan efisiensi dan kebutuhan sumber daya FPGA yang lebih rendah.
Solusi Terbaik untuk Bandwidth Memori Masif
Lihat cara FPGA Seri M memberikan solusi untuk aplikasi bandwidth memori Anda yang paling menantang.
Keunggulan
Dibuat untuk Aplikasi Memori Bandwidth yang Cepat dan Tinggi
Hierarki memori FPGA Seri M yang luas dan fleksibel dengan dua pengontrol memori khusus yang diperkuat, dan memori Network on Chip (NoC) yang diperkuat memungkinkan desainer untuk mencapai bandwidth memori HBM2E dan DDR5 tertinggi dan menjalankan komputasi memori di dekat kain, yang secara signifikan mengurangi kemacetan dan keterlambatan memori.
Kemampuan Komputasi Tinggi
Lakukan pekerjaan beberapa FPGA sekaligus. 3FP16 hingga 37 TFLOP, kecepatan transiver hingga 116 Gbps, dan hingga 3,9 juta elemen logis (LE) menghadirkan densitas ekstrem dalam satu FPGA.
Mendukung Bandwith Tinggi dan Pemasangan Koheren ke Prosesor Intel
Hubungkan secara langsung FPGA Seri M ke prosesor Intel® Xeon® yang Dapat Diskalakan melalui bus PCIe 5.0 atau gunakan protokol Compute Express Link (CXL) untuk performa I/O yang luar biasa dalam memindahkan beban kerja komputasi antara CPU dan FPGA.
Aplikasi dan Kasus Penggunaan
Mengatasi Kemacetan Memori
FPGA Seri M menggabungkan densitas fabric yang tinggi dan pilihan memori yang fleksibel seperti dukungan memori HBM2E, LPDDR5, DDR5, dan DDR4 untuk memberikan keseimbangan antara kapasitas, efisiensi daya, dan performa yang tepat untuk beban kerja yang digerakkan oleh memori di Jaringan, Siaran, Cloud, dan banyak lagi.
Wujudkan Aplikasi Generasi Berikutnya dengan Jalur Data Super Cepat
Menawarkan transceiver berkecepatan tertinggi di industri (PAM4 116G), PCIe 5.0, Compute Express Link, Ethernet 400G, dan densitas komputasi DSP tertinggi 2, perangkat Seri M dapat mendukung persyaratan throughput aplikasi yang paling berat mulai dari pusat data hingga edge.
Fitur utama
DSP presisi variabel
3FP16 hingga 38 TFLOP, kecepatan transiver hingga 116 Gbps, dan hingga 3,9 juta elemen logis (LE) menghadirkan densitas ekstrem dalam satu FPGA.
Memori Network-on-Chip yang Diperkuat
Dengan menggunakan NoC memori yang diperkuat, lepaskan bandwidth memori tertinggi di industri, hingga 1TBps, menggunakan HBM2E dalam paket (kapasitas hingga 32 GB) dan pengontrol memori DDR5/LPDDR5 yang diperkuat (mendukung 5.600 Mbps).
Arsitektur Intel® Hyperflex™ FPGA Generasi Kedua
Fabric inti ini menawarkan keunggulan utama untuk memungkinkan optimasi desain yang signifikan dan keunggulan utama untuk menghadirkan performa yang lebih tinggi, kebutuhan daya total yang lebih rendah, fungsionalitas desain yang lebih baik dan peningkatan produktivitas desainer.
Konfigurasi Transceiver 116Gb/detik
Seri M mencakup transceiver PAM4 58G/116Gb/detik dan NRZ 32GB/detik yang tercepat di industri untuk memungkinkan penerapan Ethernet 800G dan jalur tunggal 100Gb/detik.
PCIe 5.0
Protokol PCI Express (PCIe) adalah rangkaian protokol yang memiliki performa tinggi, dapat diskalakan, dan kaya akan fitur dengan kecepatan transfer dari 2,5 giga transfer per detik (GT/detik) hingga 32.0 GT/detik.
Compute Express Link (CXL)
CXL memungkinkan Seri M untuk dihubungkan ke prosesor Intel® Xeon® yang Dapat Diskalakan dan menawarkan performa I/O yang luar biasa dalam memindahkan beban kerja komputasi antara CPU dan FPGA.
Sumber Daya Tambahan
Jelajahi konten lainnya terkait perangkat Altera® FPGA seperti board pengembangan, kekayaan intelektual, dukungan, dan banyak lagi.
Sumber Daya Dukungan
Pusat sumber daya untuk pelatihan, dokumentasi, pengunduhan, alat bantu, dan opsi dukungan.
Board Pengembangan
Mulai dengan FPGA kami dan akselerasikan waktu peluncuran ke pasar dengan perangkat keras dan desain yang divalidasi Altera.
Hak Kekayaan Intelektual
Persingkat siklus desain Anda dengan portofolio luas inti IP dan desain referensi yang divalidasi Altera.
Perangkat Lunak Desain FPGA
Jelajahi Perangkat Lunak Quartus Prime dan serangkain perangkat pendukung produktivitas kami untuk membantu Anda menyelesaikan desain perangkat keras dan perangkat lunak dengan cepat.
Hubungi Staf Penjualan
Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.
Tempat Pembelian
Hubungi Distributor Resmi Altera® hari ini.
Informasi Produk dan Kinerja
Bandwidth maksimum teoritis Intel Agilex® 7 FPGA Seri M sebesar 1,099 TBps dengan dua bank HBM2e menggunakan ECC sebagai data dan 8 DIMM DDR5 dibandingkan dengan bandwidth memori Xilinx Versal HBM sebesar 1,056 TBps per tanggal 14 Oktober 2021, dan dengan bandwidth memori Achronix Speedster 7t sebesar 0,5 TBps per tanggal 14 Oktober 2021.
Kepadatan komputasi DSP Intel Agilex® 7 FPGA Seri M yang diproyeksikan pada 88,6 INT8 TOP dan 18,45 FP32 TFLOP, dibandingkan dengan Xilinx Versal HBM pada 74,9 INT8 TOP dan 17,5 FP32 TFLOP per tanggal 14 Oktober 2021, dan dengan Achronix Speedster 7t pada 61,4 INT8 TFLOP dan tanpa dukungan untuk FP32, per tanggal 14 Oktober 2021.
Setiap blok DSP Intel Agilex® FPGA dapat melakukan dua operasi titik mengambang (FLOP) FP16 per siklus clock. Total FLOP untuk konfigurasi FP16 didapat dari mengalikan 2x jumlah maksimum blok DSP yang ditawarkan oleh satu Intel Agilex® FPGA dengan frekuensi clock maksimum yang akan ditentukan untuk blok tersebut.