Cyclone® V FPGA dan SoC FPGA

Cyclone® V FPGA memiliki daya total yang lebih rendah dibandingkan dengan generasi sebelumnya, kemampuan integrasi logika yang efisien, varian transiver terintegrasi, dan varian SoC FPGA dengan sistem prosesor keras/hard processor system (HPS) berbasis ARM*. Rangkaian produk ini direkomendasikan untuk aplikasi dan desain yang Berpusat pada Edge Intel.

Pilih dari varian berikut: Cyclone® V E FPGA dengan logika saja, Cyclone® V GX FPGA dengan transiver 3,125 Gbps, Cyclone® V GT FPGA dengan transiver 6,144 Gbps, Cyclone® V SE SoC FPGA dengan sistem prosesor kuat (HPS) berbasis ARM* dan logika, Cyclone® V SX SoC FPGA dengan HPS berbasis ARM* dan transiver 3,125 Gbps serta Cyclone® V ST SoC FPGA dengan HPS berbasis ARM* dan transiver 6,144 Gpbs.

Lihat juga: Perangkat Lunak Desain FPGA, Toko Desain, Unduhan, Komunitas, dan Dukungan

Cyclone® V FPGA dan SoC FPGA

Arsitektur Rangkaian

Arsitektur Cyclone® V

Cyclone® V FPGA melanjutkan tradisi perangkat Intel® Cyclone® dengan kombinasi hemat daya, fungsionalitas tinggi, dan biaya rendah yang tak tertandingi. Cyclone® V FPGA kini mencakup sistem prosesor keras (HPS) terintegrasi opsional – yang terdiri dari prosesor, periferal, dan pengontrol memori – dengan fabric FPGA yang menggunakan backbone interkoneksi bandwidth tinggi. Kombinasi HPS dengan fabric FPGA hemat daya 28 nm dari Intel memberikan performa dan ekosistem prosesor ARM* kelas aplikasi dengan fleksibilitas biaya, biaya yang rendah, dan konsumsi daya yang rendah dari Cyclone® V FPGA.

Arsitektur inti Cyclone® V FPGA terdiri dari hal berikut:

  • Elemen logika (LE) yang setara hingga 300.000 yang disusun sebagai kolom vertikal modul logika adaptif/adaptive logic modules (ALM).
  • Memori tertanam hingga 12 Mb, yang disusun sebagai blok 10 Kb (M10K).
  • Hingga 1,7 Mb blok rangkaian logika memori/memory logic array block (MLAB) terdistribusi.
  • Hingga 342 blok pemrosesan sinyal digital (DSP) presisi variabel yang dapat menerapkan hingga 684 18x18 multiplier tertanam.
  • Delapan sintesis clock fraksional phase-locked loop (PLL).

Semua sumber daya logika ini terhubung melalui jaringan clocking yang sangat fleksibel, dengan lebih dari 30 pohon clock global dan versi arsitektur perutean MultiTrack performa tinggi Intel yang dioptimalkan daya.

Dukungan Antarmuka Fleksibel

Cyclone® V FPGA memberikan dukungan antarmuka yang fleksibel dengan transiver 5-Gbps hingga 12 buah di sisi sebelah kiri die. Fabric inti logika dan perutean dikelilingi oleh PLL dan elemen I/O. Perangkat Cyclone® V memiliki dua hingga delapan PLL. Elemen I/O mendukung 840 MHz LVDS dan 800 Mbps bandwidth memori eksternal. Elemen I/O ini memberikan dukungan untuk semua standar I/O diferensial dan berujung tunggal umum termasuk LVTTL 3,3 V dengan kekuatan drive hingga 16-mA.

IP Keras yang banyak

Cyclone® V FPGA mencakup blok kekayaan intelektual (IP) keras, seperti HPS berbasis ARM*, hingga dua blok IP keras PCI Express* (PCIe*), dan hingga dua pengontrol memori multiport yang diperkuat. Blok PCIe yang diperkuat mendukung lebah hingga empat jalur untuk aplikasi Gen1 dan empat jalur untuk aplikasi Gen2, dan kini mencakup dukungan multifungsi. Dukungan multifungsi memungkinkan hingga delapan periferal untuk berbagi satu link PCIe dengan peta memori individual serta register kontrol dan status/control and status register (CSR) untuk menyederhanakan pengembangan driver perangkat lunak. Pengontrol memori multiport yang diperkuat dapat mengarbitrasi hingga enam master yang berbeda dan menawarkan pengurutan ulang perintah dan data untuk memaksimalkan efisiensi link DRAM Anda.

Keamanan Desain

Untuk melindungi investasi IP Anda yang berharga, Cyclone® V FPGA juga memberikan perlindungan desain paling komprehensif yang ada dalam FPGA, osilator internal, nolisasi (pembersihan aktif), dan fitur pemeriksaan redundansi siklik/cyclic redundancy check (CRC).

Pengontrol Memori Multiport

Blok kekayaan intelektual (IP) keras pengontrol memori multiport menghadirkan tingkatan baru produktivitas dan keunggulan waktu pemasaran. Fitur tingkat lanjut untuk mendukung pengurutan ulang perintah dan data secara signifikan meningkatkan efisiensi antarmuka DRAM Anda. Pengontrol memori multiport mempermudah penutupan waktu dan mengurangi jumlah I/O dengan memungkinkan hingga enam fungsi untuk berbagi satu perangkat memori, sehingga menghemat ruang PCB dan meningkatkan efisiensi bus. Hasilnya, Anda menghemat waktu, biaya sistem, dan daya.

IP pengontrol memori multiport mendukung fitur berikut:

  • Parameter pengatur waktu yang dapat dikonfigurasi pengguna yang diatur selama kompilasi atau selama operasi FPGA.
  • Mendukung hingga 4 Gb perangkat memori per chip pilihan.
  • Dua pilihan chip.
  • Lebar memori yang dapat dikonfigurasi sebesar 8, 16, 24, 32, dan 40 bit.
  • Dukungan kode koreksi kesalahan (ECC) keras untuk lebar data 16 bit dan 32 bit.
  • Konfigurasi port antarmuka fabric yang fleksibel hingga enam port perintah dan hingga 256 bit data.
  • Pengikatan dua pengontrol untuk melayani aplikasi bandwidth yang lebih tinggi dengan membuat memori x64 virtual.
  • Penghemat daya DRAM, termasuk auto-refresh dan deep power down.

Pengontrol memori multiport terdiri dari dua blok utama sebagaimana ditunjukkan dalam diagram Arsitektur Pengontrol Memori Multiport:

  • Front end multiport—menangani arbitrasi pembacaan dan penulisan memori hingga enam master.
  • PHY—antarmuka antara pengontrol memori dan perangkat memori. Melakukan operasi baca dan tulis sebenarnya ke dan dari memori eksternal.

Front end multiport memberikan fitur arbritasi dan pengurutan ulang berikut:

  • Pengurutan ulang perintah dan data untuk meningkatkan efisiensi bus.
  • Eksekusi luar biasa dari perintah DRAM.
  • Deteksi benturan dan pengembalian hasil secara urut.
  • Dukungan prioritas yang dapat dikonfigurasi secara dinamis dengan penjadwalan prioritas absolut dan relatif.

Antarmuka PHY pada pada pengontrol memori multiport menawarkan fitur kalibrasi berikut untuk pengurutan data dan kontrol waktu:

  • Buffer FIFO baca yang diperkuat dalam jalur register input.
  • Register DDR khusus dalam elemen I/O.
  • Penundaan pengoreksi dinamis dengan resolusi 25 ps untuk mengoptimalkan jendela sampling.
  • Penyesuaian ketidaksesuaian sirkuit untuk memungkinkan kalibrasi jalur secara penuh dari logika FPGA ke perangkat memori pada jalur baca dan tulis.
  • Kalibrasi terminasi on-chip untuk membatasi terminasi variasi impedansi.
  • Terminasi dinamis on-chip untuk mengalihkan antara terminasi terminasi serial dan paralel untuk integritas sinyal yang optimal.
  • Rantai penundaan DLL untuk peralihan fase DQS yang dikompensasi suhu.

IP keras pengontrol memori multiport dalam Cyclone® V FPGA mendukung SDRAM DDR3, SDRAM DDR2, dan LPDDR2 (hanya dukungan tingkat tunggal). Cyclone® V FPGA juga mendukung pengontrol memori lunak untuk antarmuka memori yang disebutkan.

Daya

Konsumsi Daya Cyclone® V dibandingkan FPRA Generasi Sebelumnya

Optimasi Silikon dan Arsitektur

Intel telah mengambil langkah signifikan untuk mengurangi daya pada Cyclone® V FPGA termasuk menggunakan teknologi proses LP 28 nm, mengurangi tegangan inti, pilihan pintar dari transistor VT rendah dan VT tinggi untuk mengurangi daya statis, menurunkan kapasitansi, arsitektur transiver yang dioptimalkan daya, dan meningkatnya jumlah kekayaan intelektual (IP) yang diperkuat. Misalnya, blok IP keras pengontrol memori multiport baru dan blok IP keras PCI Express* secara berurutan mengkonsumsi kurang dari 10 persen dan 20 persen dari implementasi logika lunaknya. Blok ini beserta blok transiver dapat dimatikan jika tidak digunakan, sehingga memberikan mekanisme untuk lebih lanjut menurunkan konsumsi daya total desain Anda.

Keuntungan dari Hemat Daya

Kombinasi dari integrasi yang ditingkatkan dan hasil Cyclone® V GX FPGA bedaya rendah dalam keuntungan tingkat sistem yang signifikan untuk berbagai aplikasi:

Perangkat berdaya baterai portabel atau genggam.

Lingkungan yang terbatas ruang dan tantangan termal lainnya.

Aplikasi yang sensitif harga, di mana sistem pendinginan tidak hemat biaya.

Tampilkan lebih banyak Tampilkan lebih sedikit

Estimasi dan Analisis Daya yang Akurat

Intel membuat estimasi dan analisis daya dari konsep desain melalui kemudahan implementasi, dengan alat desain pengelolaan daya yang paling akurat dan lengkap di dalam industri. Intel menawarkan sumber daya estimasi dan analisis daya berikut:

Ketika mendesain, Anda dapat menggunakan penaksir daya awal/early power estimator (EPE) selama fase konsep desain dan penganalisis daya selama fase implementasi desain. EPE adalah alat analisis berbasis spreadsheet yang memungkinkan penjajakan daya awal berdasarkan pilihan perangkat dan paket, kondisi operasi, dan penggunaan perangkat. Model daya dalam EPE berhubungan dengan silikon, memastikan estimasi yang akurat dari konsumsi daya desain Anda.

Penganalisis daya adalah alat analisis daya yang jauh lebih mendetail yang menggunakan penempatan dan perutean desain nyata, konfigurasi logika, dan gelombang yang disimulasikan untuk memperkirakan daya dinamis dengan sangat akurat. Penganalisis daya, secara agregat, memberikan sekitar 10 persen akurasi ketika digunakan bersama informasi desain yang akurat. Model daya perangkat Lunak Intel® Quartus® Prime berhubungan dengan pengukuran silikon berdasarkan pada lebih dari 5.000 konfigurasi pengujian per sirkuit.

Dalam proses desain, Pusat Sumber Daya Pengelolaan Daya memberikan informasi yang berguna terkait daya, pengelolaan termal, dan pengelolaan catu daya.

Optimasi Perangkat Lunak Intel® Quartus® Prime

Detail implementasi desain dapat meningkatkan performa, meminimalkan area, dan mengurangi daya. Secara historis, kompromi antara performa dan area telah diotomatisasi dalam tingkat transfer register/register transfer level (RTL) melalui alur desain tempat-dan-rute. Intel telah mengambil posisi sebagai pemimpin dalam menghadirkan optimasi daya ke dalam alur desain. Optimasi Perangkat Lunak Intel® Quartus® Prime secara otomatis menggunakan kemampuan arsitektur Cyclone® V untuk mengurangi daya lebih lanjut, menghasilkan konsumsi daya total yang lebih rendah hingga 10 persen ketika diaktifkan.

Optimasi Perangkat Lunak Intel® Quartus® Prime memiliki banyak optimasi daya otomatis yang tidak tampak bagi Anda tetapi memberikan penggunaan optimal dari detail arsitektur FPGA untuk meminimalkan daya, termasuk:

  • Mentransformasi blok fungsional utama
  • Memetakan RAM pengguna sehingga mereka menggunakan lebih sedikit daya
  • Merestrukturisasi logika untuk mengurangi daya dinamis
  • Secara tepat memilih input logika untuk meminimalkan kapasitansi pada net dengan toggling tinggi
  • Mengurangi tuntutan bidang dan perkabelan untuk logika inti guna meminimalkan daya dinamis dalam perutean
  • Memodifikasi penempatan untuk mengurangi daya clocking

Sistem Prosesor Keras Cyclone® V SoC

Backbone Interkoneksi HPS-to-FPGA Bandwidth Tinggi

Meskipun HPS dan FPGA dapat beroperasi secara mandiri, keduanya dipadukan dengan erat melalui interkoneksi sistem bandwidth tinggi yang dibangun dari bridge bus ARM* AMBA AXI performa tinggi. Master bus IP dalam fabric FPGA memiliki akses ke slave bus HPS melalui interkoneksi FPGA-to-HPS. Master bus HPS juga memiliki akses ke slave bus dalam fabric FPGA melalui bridge HPS-to-FPGA. Kedua bridge sesuai AMBA AXI-3 dan mendukung baca dan tulis secara bersamaan. Hingga enam master FPGA dapat berbagi pengontrol SDRAM HPS dengan prosesor. Selain itu, prosesor dapat digunakan untuk mengonfigurasi fabric FPGA di bawah kontrol program melalui port konfigurasi 32 bit khusus.

  • HPS-to-FPGA: Antarmuka AMBA AXI 32, 64, atau 128 bit yang dapat dikonfigurasi.
  • FPGA-to-HPS: Antarmuka AMBA AXI 32, 64, atau 128 bit yang dapat dikonfigurasi.
  • Pengontrol SDRAM FPGA-to-HPS: Hingga 6 master (port perintah), 4x port data baca 64 bit, dan 4x port data tulis 64 bit.
  • Pengelola konfigurasi FPGA 32 bit.

Fitur HPS

Prosesor ARM* Cortex-A9 MPCore dual-core 925 MHz. Setiap inti prosesor memiliki:

  • 32 KB Cache instruksi L1, 32 KB cache data L1
  • Unit titik ambang presisi tunggal dan ganda dan mesin media NEON*
  • Teknologi debug dan trace CoreSight*
  • Cache L2 yang bersama 512 KB
  • 64 KB RAM scratch
  • Pengontrol SDRAM Multiport dengan dukungan untuk DDR2, DDR3, dan LPDDR2, serta dukungan kode koreksi kesalahan (ECC) opsional
  • Pengontrol akses memori langsung/direct memory access (DMA) 8 saluran
  • Pengontrol flash QSPI
  • Pengontrol flash NAND dengan DMA
  • Pengontrol SD/SDIO/MMC dengan DMA
  • 2x 10/100/1000 Ethernet media access control (MAC) dengan DMA
  • 2x Pengontrol USB On-The-Go (OTG) dengan DMA
  • 4x Pengontrol I2C
  • 2x UART
  • 2x periferal master serial peripheral interface (SPI), 2x periferal slave SPI
  • Hingga 134 I/O tujuan umum (GPIO)
  • 7x timer tujuan umum
  • 4x timer watchdog
Tampilkan lebih banyak Tampilkan lebih sedikit Lihat semua

Cyclone® V GX FPGA: Ikhtisar Transiver

Tidak semua transiver berbiaya rendah dibuat sama. Rangkaian Cyclone® V FPGA dari Intel memiliki fleksibilitas yang dapat membantu Anda sepenuhnya memanfaatkan semua sumber daya transiver yang tersedia dan mempertahankan desain perangkat yang lebih kecil dan berbiaya lebih rendah. Cyclone® V FPGA memberikan fleksibilitas paling tinggi dalam menerapkan protokol independen, menerapkan protokol berhak milik dengan memperkuat komponen, semuanya dengan daya serendah mungkin.

Dengan memberikan FPGA berdaya dan berbiaya rendah di pasar, rangkaian Cyclone® V FPGA dari Intel memperluas seri Cyclone® FPGA. Kepemimpinan transiver Intel ditegaskan kembali dengan pengiriman aktual I/O transiver kerja dengan desain FPGA. Tonton video di bawah untuk melihat Cyclone® V FPGA sedang digunakan.

Seri Cyclone® V FPGA menawarkan dua varian untuk memenuhi kebutuhan desain Anda, Cyclone® V GX FPGA dengan transiver hingga 3,125 G dan Cyclone® V GT FPGA dengan transiver hingga 6,144 G.

Fitur Transceiver Utama

  • Hingga dua belas transiver yang mendukung kecepatan data dari 600 Mbps hingga 3,125 Gbps atau 6,144 Gbps.
  • Jalur data transiver yang fleksibel dan mudah untuk dikonfigurasi untuk menerapkan standar industri dan protokol berhak milik.
  • Pengaturan prapenentuan yang dapat diprogram dan tegangan output diferensial/differential output voltage (VOD) yang dapat disesuaikan untuk integritas sinya/signal integrity (SI) yang lebih baik.
  • Kesetaraan penerima yang dikontrol pengguna untuk mengkompensasi kehilangan yang bergantung pada frekuensi dalam medium fisik.
  • Konfigurasi ulang dinamis transceiver untuk mendukung beberapa protokol dan kecepatan data pada saluran yang sama tanpa memprogram ulang FPGA.
  • Mendukung fitur produk seperti clocking spektrum sebaran dalam konfigurasi PCI Express* (PCIe*), Common Public Radio Interface (CPRI), DisplayPort, V-by-One, dan SATA.
  • Kesesuaian sirkuit khusus dengan antarmuka fisik untuk PCIe*, XAUI, dan Gbps Ethernet (GbE).
  • Antarmuka PIPE yang menghubungkan langsung ke kekayaan intelektual (IP) keras PCIe* Gen1 (2,5 Gbps) dan Gen2 (5 Gbps) tertanam untuk mendukung aplikasi root port atau aplikasi endpoint x1, x2, atau x4 yang sesuai PCI-SIG*.
  • Pengurutan byte bawaan sehingga frame atau paket selalu dimulai dalam jalur byte yang dikenal.
  • Encoder dan decoder 8B/10B yang melakukan encoding 8 bit ke 10 bit dan decoding 10 bit ke 8 bit.
  • Regulator catu daya pada die untuk pemancar dan penerima charge pump PLL dan osilator yang dikontrol tegangan/voltage controlled oscillator (VCO) untuk imunitas gangguan yang unggul.
  • Pemutus catu daya on-chip untuk memenuhi kebutuhan arus transien pada frekuensi yang lebih tinggi, yang mengurangi kebutuhan akan kapasitor pemutus onboard.
  • Fitur diagnostik seperti loopback serial, loopback paralel, loopback serial terbalik, dan kemampuan master dan slave loopback dalam blok IP keras PCIe* yang sesuai PCI-SIG*.

Diagram blok PCS menunjukkan transiver Cyclone® V FPGA, baik lampiran medium fisik/physical medium attachment (PMA) dan sublapisan kode fisik/physical coding sublayer (PCS). Blok dalam PCS dapat dilewati, tergantung keperluan Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit Lihat semua

    Gambar 1. Diagram Blok Transiver, PMA, dan PCS Cyclone® V FPGA

Sumber Daya Tambahan

Jelajahi konten lainnya terkait perangkat Intel® FPGA seperti board pengembangan, kekayaan intelektual, dukungan, dan banyak lagi.

Sumber daya dukungan

Sumber Daya Dukungan

Pusat sumber daya untuk pelatihan, dokumentasi, pengunduhan, alat bantu, dan opsi dukungan.

Board pengembangan

Board Pengembangan

Mulai dengan FPGA kami dan akselerasikan waktu peluncuran ke pasar dengan perangkat keras dan desain yang divalidasi Intel.

Kekayaan intelektual

Hak Kekayaan Intelektual

Persingkat siklus desain Anda dengan portofolio luas inti IP dan desain referensi yang divalidasi Intel.

Alat desain

Perangkat Lunak Desain FPGA

Jelajahi Perangkat Lunak Quartus Prime dan serangkain perangkat pendukung produktivitas kami untuk membantu Anda menyelesaikan desain perangkat keras dan perangkat lunak dengan cepat.

Hubungi staf penjualan

Hubungi Staf Penjualan

Hubungi staf penjualan untuk desain produk dan kebutuhan akselerasi Intel® FPGA Anda.

Kode pengurutan sampel

Kode Pemesanan

Mengartikan nomor bagian Intel® FPGA, termasuk pentingnya prefiks dan kode paket tertentu.

Tempat pembelian

Tempat Pembelian

Hubungi Distributor Resmi Intel® hari ini.

Bandingkan Produk