Cyclone® V SX SoC FPGA
Cyclone® V SX FPGA dioptimalkan untuk biaya dan daya sistem yang rendah dengan Sistem Prosesor ARM® Cortex-A9® MPCore terintegrasi untuk logika umum dan aplikasi DSP.
Cyclone® V SX SoC FPGA
Manfaat
Lakukan Lebih Banyak dengan Lebih Sedikit Daya, Waktu Desain, dan Biaya
Dibangun di atas teknologi proses 28 nm berdaya rendah (28LP) TSMC, termasuk banyak blok kekayaan intelektual (IP) keras, memungkinkan Anda untuk membedakan dan melakukan lebih banyak hal.
Kemampuan Integrasi dan Diferensiasi Logika
Menawarkan modul logika adaptif (ALM) 8 input dan blok pemrosesan sinyal digital (DSP) presisi variabel, yang memungkinkan hingga 13,59 megabit (Mb) memori tertanam.
Sistem prosesor keras (HPS) dengan prosesor ARM® Cortex-A9® MPCore terintegrasi
Integrasi ketat prosesor ARM Cortex-A9®® MPCore dual-core, hard IP, dan FPGA dalam satu system-on-a-chip (SoC) Cyclone® V. Prosesor ini mendukung bandwidth puncak lebih dari 128 Gbps dengan koherensi data terintegrasi antara prosesor dan fabric FPGA.
Aplikasi
Nirkabel: Backhaul Nirkabel
Integrasi menyederhanakan desain sistem: transiver 6G terintegrasi, perangkat keras PCIe, platform Interoperabilitas, dan rangkaian IP untuk fungsi umum. Mengurangi biaya pengoperasian: daya 40% lebih rendah dibandingkan generasi sebelumnya, daya 88 mW per saluran, dan pendinginan termal yang hemat biaya.
Mengemudi Otonom dan Pengalaman Dalam Kendaraan (IVE)
FPGAs dan SoC kelas otomotif dapat digabungkan atau digunakan secara terpisah untuk memungkinkan aplikasi seperti pengenalan gerakan, sistem pemantauan pengemudi, dan deteksi blind spot. Mereka juga memberikan fleksibilitas, latensi rendah, kinerja tinggi per watt, keselamatan fungsional, dan keuntungan keamanan untuk aplikasi Advanced Driver Assistance System (ADAS)/AD seperti penyerapan sensor, prapemrosesan, dan akselerasi.
Fitur utama
Blok Memori Tertanam
- M10K: Blok memori 10 kilobit (Kb) dengan kode koreksi kesalahan lunak (ECC).
- Blok array logika memori (MLAB): LUTRAM terdistribusi 640-bit tempat Anda dapat menggunakan hingga 25% ALM sebagai memori MLAB.
I/O tujuan umum
- Penerima sinyal diferensial tegangan rendah (LVDS) 875 megabit per detik (Mbps) dan pemancar LVDS 840 Mbps.
- Antarmuka memori eksternal 400 MHz/800 Mbps.
- Penghentian on-chip (OCT).
- Dukungan 3,3 V dengan kekuatan drive hingga 16 mA.
Antarmuka Memori Eksternal
Di perangkat Cyclone® V SoC, pengontrol memori keras tambahan di HPS mendukung perangkat DDR3, DDR2, dan LPDDR2 SDRAM.
Sistem Prosesor Keras (HPS)
HPS terdiri dari prosesor Arm* Cortex* -A9 MPCore* dual-core, rangkaian periferal yang lengkap, dan pengontrol memori SDRAM multiport bersama.
Sumber Daya Tambahan
Jelajahi konten lainnya terkait perangkat Altera® FPGA seperti board pengembangan, kekayaan intelektual, dukungan, dan banyak lagi.
Sumber Daya Dukungan
Pusat sumber daya untuk pelatihan, dokumentasi, pengunduhan, alat bantu, dan opsi dukungan.
Board Pengembangan
Mulai dengan FPGA kami dan akselerasikan waktu peluncuran ke pasar dengan perangkat keras dan desain yang divalidasi Altera.
Hak Kekayaan Intelektual
Persingkat siklus desain Anda dengan portofolio luas inti IP dan desain referensi yang divalidasi Altera.
Perangkat Lunak Desain FPGA
Jelajahi Perangkat Lunak Quartus Prime dan serangkain perangkat pendukung produktivitas kami untuk membantu Anda menyelesaikan desain perangkat keras dan perangkat lunak dengan cepat.
Hubungi Staf Penjualan
Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.
Tempat Pembelian
Hubungi Distributor Resmi Altera® hari ini.