Anda dapat menggunakan kit pengembangan ini untuk melakukan tugas berikut:

  • Mengevaluasi performa penautan transiver hingga 25,7 Gpbs
  • Menghasilkan dan memeriksa pola urutan biner pseudi-acak (PRBS) melalui GUI yang mudah digunakan (tidak memerlukan perangkat lunak desain Intel® Quartus® Prime)
  • Mengakses kesetaraan tingkat lanjut guna menyesuaikan pengaturan penautan rasio kesalahan bit (BER) yang optimal
  • Melakukan analisis gangguan
  • Memverifikasi interoperabilitas physical media attachment (PMA) dengan Stratix® V GT FPGA untuk protokol yang ditargetkan, seperti CEI-25/28G, CEI-11G, PCI Express* (PCIe) Gen 3.0, 10GBASE-KR, Ethernet 10 Gigabit, XAUI, CEI-6G, Serial RapidIO®, HD-SDI, dan lainnya
  • Menggunakan konektor backplane berkecepatan tinggi untuk mengevaluasi performa backplane khusus dan mengevaluasi penataun BER

Catatan:

Pembeli memahami bahwa ini adalah produk pengembang, perangkat lunak pengembang, atau integrator sistem dan mengetahui bahwa produk ini adalah kit evaluasi yang belum mendapatkan izin FCC, disediakan hanya untuk evaluasi dan pengembangan perangkat lunak, serta tidak boleh dijual kembali.

Konten Kit Pengembangan

Transiver SI Development Kit, Stratix® V GT Edition memiliki fitur berikut:

  • Stratix® V GT development board
  • Perangkat utama
  • 5SGTMC7K3F40C2N
  • Elemen pengaturan dan status konfigurasi
  • JTAG
  • USB-BlasterTM On-board
  • Konfigurasi Fast passive parallel (FPP) melalui perangkat MAX® dan memori flash
  • Dua penyimpanan file konfigurasi
  • Sirkuit pengukuran suhu (suhu ruangan dan saat mati)
  • Clock
  • Osilator 50 MHz dan 125 MHz yang dapat diprogram (nilai prapengaturan: 624 MHz, 644,5 MHz, 706,25 MHz, dan 875 MHz)
  • Konektor SMA untuk memasok clock eksternal yang berbeda ke clock referensi transiver
  • Konektor SMA untuk memasok clock eksternal yang berbeda ke FPGA fabric
  • Konektor SMA untuk memasok clock eksternal yang berbeda dari pin output phase-locked loop (PLL) FPGA
  • Input/output pengguna umum
  • Ethernet 10-/100-/1000-Mbps PHY (RGMII) dengan konektor RJ-45 (tembaga)
  • LCD 16x2 karakter
  • Satu dipswitch 8-posisi
  • Delapan LED pengguna
  • Empat tombol tekan pengguna
  • Perangkat memori
  • Memori flash sinkronisasi 128 megabyte (MB) (terutama untuk menyimpan konfigurasi FPGA)
  • Antarmuka seri berkecepatan tinggi
  • Empat saluran transiver GTB (28,05 Gbps) full-duplex yang dirutekan ke konektor MMPX
  • Tujuh saluran transiver GXB (12,5 Gbps) full-duplex yang dirutekan ke konektor SMA
  • Pelacakan pendek yang dirutekan ke micro-strip
  • Enam saluran strip dengan semua panjang jejak yang dicocokkan di seluruh saluran
  • 21 saluran transiver GXB full-duplex yang dirutekan ke konektor backplane
  • Tujuh saluran ke konektor Mox® Impact®
  • Tujuh saluran ke Amphenol® XCede®
  • Tujuh saluran ke jejak Tyco Strada® Whisper® (konektor tidak diisi)
  • Daya
  • Input DC laptop
  • Margin tegangan
  • Konten perangkat lunak Stratix® V GT Transceiver SI Development Kit
  • Rangkaian Desain Lengkap Intel® FPGA (unduh dari pusat unduhan Intel® FPGA)
  • Perangkat lunak Intel® Quartus® Prime mencakup dukungan untuk Stratix® V FPGA
  • Termasuk lisensi 1 tahun
  • Nios® II Embedded Design Suite
  • Pustaka kekayaan intelektual (IP) MegaCore® mencakup PCIe, Ethernet Kecepatan Tiga Kali Lipat, serial digital interface (SDI), dan DDR3 SDRAM High-Performance Controller MegaCore IP core
  • Evaluasi IP tersedia melalui OpenCore Plus
  • Portal Pembaruan Board
  • Menghadirkan server web Nios II dan pembaruan sistem jarak jauh
  • Board Test System berbasis GUI
  • Antarmuka ke PC melalui JTAG
  • Pengaturan PMA yang dapat dikontrol pengguna (prapenetapan, penyetaraan, dan sebagainya)
  • Indikator status (kesalahan, BER, dan sebagainya)
  • Dokumentasi lengkap
  • Panduan pengguna
  • Manual referensi
  • Skema board dan file desain tata letak