Anda dapat menggunakan kit pengembangan ini untuk melakukan hal berikut:

  • Mengembangkan dan menguji desain PCI Express* pada tingkat data hingga Gen3. menggunakan board pengembangan yang sesuai dengan faktor bentuk kartu PCIe yang pendek
  • Mengembangkan dan menguji subsitem memori untuk memori DDR3, QDR II+, atau RLDRAM II.
  • Menggunakan konektor high-speed mezzanine card (HSMC) untuk antarmuka ke salah satu dari 35 lebih HSMC berbeda yang disediakan oleh mitra, mendukung protokol seperti Serial RapidIO®, Ethernet 10 Gbps, SONET, CPRI, OBSAI, dan lainnya.
Catatan:
Pembeli memahami bahwa ini adalah produk pengembang, perangkat lunak pengembang, atau integrator sistem dan mengetahui bahwa produk ini adalah kit evaluasi yang belum mendapatkan izin FCC, disediakan hanya untuk evaluasi dan pengembangan perangkat lunak, serta tidak boleh dijual kembali.
Anda dapat membeli daughtercard yang memiliki antarmuka yang kompatibel dengan konektor HSMC, adaptor, atau kabel opsional untuk digunakan dengan kit pengembangan Anda.

Konten Kit Pengembangan

Kit Pengembangan Stratix® V GX FPGA dilengkapi hal berikut:

  • Stratix® V GX FPGA development board (lihat Gambar 1)
  • Perangkat utama:
  • Stratix® V GX FPGA: 5SGXEA7K2F40C2N
  • Elemen penyiapan, status, dan konfigurasi
  • JTAG
  • Kabel USB-BlasterTM II on-board
  • Konfigurasi fast passive parallel (FPP) melalui perangkat MAX® V dan memori flash
  • Satu tombol tekan reset konfigurasi
  • Satu tombol tekan reset CPU
  • Dua tombol tekan konfigurasi
  • Clock
  • Osilator 50 MHz, 125 MHz, 100 MHz, dan 148.5 MHz yang dapat diprogram
  • Input SMA (LVPECL)
  • Input dan output serbaguna
  • Ethernet PHY (SGMII) 10/100/1000 Mbps dengan konektor RJ-45 (tembaga)
  • LCD 16x2 karakter
  • Satu sakelar dual in-line package (DIP) 8-posisi
  • Enam belas LED pengguna
  • Tiga tombol tekan pengguna
  • Perangkat memori
  • DDR3 SDRAM (1.152 MB, lebar x72 bit)
  • QDR II+ SRAM (4,5 MB, 2 Mb lebar x18 bit)
  • Dimensi kompatibel untuk QDR II 4 Mb lebar x18 bit
  • RLDRAM II (72 MB CIO RLDRAM II dengan data bus 18 bit)
  • Komponen dan antarmuka
  • Konektor edge PCIe x8
  • Dua konektor HSMC
  • SMB untuk input dan output serial digital interface (SDI)
  • Casing optik QSFP
  • Ethernet PHY (SGMII) 10/100/1000 Mbps dengan konektor RJ-45 (tembaga)
  • Daya
  • Input DC laptop
  • Konektor edge PCIe
  • Server web prosesor Nios® II dan pembaruan sistem jarak jauh
  • Kartu HSMC loopback dan debug
  • Adaptor dan kabel daya
  • Konten perangkat lunak Kit Pengembangan Stratix® V GX FPGA
  • Dokumentasi lengkap
  • Panduan pengguna
  • Manual referensi
  • Skema board dan file desain tata letak
  • Board Test System berbasis GUI
  • TeTermasuk proyek perangkat lunak Intel® Quartus® lengkap dengan RTL sumber terbuka
  • Portal Pembaruan Board
  • TeTermasuk proyek perangkat lunak Intel® Quartus® lengkap dengan RTL sumber terbuka
  • Perangkat lunak desain Intel® Quartus® Prime, Edisi Kit Pengembangan (DKE)
  • Lisensi penggunaan versi lengkap untuk perangkat lunak desain Intel® Quartus® Prime selama satu tahun