FPGA AI Suite
FPGA AI Suite memungkinkan desainer FPGA, teknisi machine learning, dan developer perangkat lunak untuk membuat platform FPGA AI yang dioptimalkan secara efisien. Utilitas dalam rangkaian mempercepat pengembangan FPGA untuk inferensi AI menggunakan kerangka kerja industri yang sudah dikenal dan populer seperti TensorFlow atau PyTorch dan OpenVINO toolkit, sekaligus memanfaatkan alur pengembangan FPGA yang kuat dan terbukti dengan Perangkat Lunak Quartus Prime.
Keunggulan
Performa Tinggi
Agilex™ 7 FPGA Seri M dapat mencapai performa teoritis maksimum 88,5 INT8 TOPS, atau 3.679 Resnet-50 frame per detik dengan penggunaan FPGA 90%.1
Total Biaya Kepemilikan Rendah dengan Integrasi Sistem Mudah
Integrasikan IP AI dengan komponen level sistem lainnya untuk mencapai jejak yang lebih kecil, daya yang lebih rendah, dan latensi.
Dukungan Front End AI
Gunakan front end AI favorit Anda seperti TensorFlow, Caffe, Pytorch, MXNet, Keras, dan ONNX.
Alur Sederhana dan Standar
Buat dan tambahkan IP inferensi AI ke desain FPGA saat ini atau yang baru dengan Perangkat Lunak Quartus Prime atau Platform Designer.
Akses ke Model yang Sudah Terlatih
FPGA AI Suite mendukung sebagian besar model di Open Model Zoo.
Konversi Model yang Sudah Terlatih
OpenVINO Toolkit mengubah model dari sebagian besar kerangka kerja standar menjadi representasi menengah.
Pembuatan IP AI yang Dioptimalkan Tombol Tekan
FPGA AI Suite dengan lancar menghasilkan IP inferensi AI yang optimal dari model AI yang sudah terlatih dan mengoptimalkan ruang desain untuk sumber daya hingga target performa.
Validasi Model Awal Tanpa Perangkat Keras
Sedikit akurat2 emulasi perangkat lunak IP inferensi AI tersedia melalui antarmuka plugin OpenVINO yang memungkinkan evaluasi akurasi model yang lebih cepat tanpa perangkat keras.
Alur Pengembangan Inferensi FPGA AI
Alur pengembangan ini menggabungkan alur kerja perangkat keras dan perangkat lunak ke alur kerja AI end-to-end umum tanpa kendala. Langkah-langkahnya adalah sebagai berikut:
1. OpenVINO Model Optimizer mengubah model yang sudah terlatih menjadi file jaringan representasi menengah (.xml) serta file bobot dan bias (.bin).
2. Compiler FPGA AI Suite digunakan untuk:
- Memberikan perkiraan area atau metrik performa untuk file arsitektur tertentu atau menghasilkan file arsitektur yang optimal. (Arsitektur mengacu pada parameter IP inferensi seperti ukuran array PE, presisi, fungsi aktivasi, lebar antarmuka, ukuran jendela, dll.)
- Kompilasi file jaringan ke dalam file .bin dengan partisi jaringan untuk FPGA dan CPU (atau keduanya) bersama dengan bobot dan bias.
3. File .bin yang dikompilasi diimpor oleh aplikasi inferensi pengguna pada saat runtime.
- Runtime antarmuka pemrograman aplikasi (API) mencakup API Mesin Inferensi (runtime partisi CPU dan FPGA, inferensi jadwal) dan FPGA AI (memori DDR, blok perangkat keras FPGA).
4. Desain referensi tersedia untuk menunjukkan operasi dasar dalam mengimpor .bin dan menjalankan inferensi pada FPGA dengan CPU host yang mendukung (prosesor x86 dan Arm) serta operasi inferensi tanpa host.
5. Emulasi dari FPGA AI Suite IP dapat diakses melalui antarmuka plugin OpenVINO memungkinkan evaluasi akurasi FPGA AI IP yang lebih cepat tanpa akses ke perangkat keras (hanya tersedia untuk Agilex™ 5 FPGA).
Catatan:
Perangkat yang didukung: Agilex™ 5 FPGA, Agilex™ 7 FPGA, Cyclone® 10 GX FPGA, Arria® 10 FPGA
Jaringan, lapisan, dan fungsi3:
- ResNet-50, MobileNet v1/v2/v3, YOLO v3, TinyYOLO v3, UNET, i3d
- Conv 2D, Conv 3D, Terhubung Sepenuhnya, Softmax, BatchNorm, Mult EltWise, Clamp
- ReLU, PReLU, Tanh, Desir, Sigmoid, Timbal Balik
Arsitektur Tingkat Sistem
FPGA AI Suite fleksibel dan dapat dikonfigurasi untuk berbagai kasus penggunaan tingkat sistem. Gambar 1. daftar cara umum untuk menggabungkan IP FPGA AI Suite ke dalam sistem. Kasus penggunaan mencakup berbagai vertikal, mulai dari platform tertanam yang dioptimalkan, aplikasi dengan CPU host (prosesor Intel® Core™, prosesor Arm), hingga lingkungan pusat data dengan prosesor Intel® Xeon®. Hal ini mendukung desain tanpa host dan prosesor lunak seperti prosesor Nios® V.
Gambar 1: Topologi Sistem Intel® FPGA AI Suite Umum
Offload CPU
Akselerator AI
Offload CPU multi-fungsi
Akselerator AI + Fungsi Perangkat Keras Tambahan
Pemrosesan Ingest / Inline + AI
Akselerator AI + Direct Ingest dan Streaming Data
SoC FPGA + AI Tertanam
Akselerator AI + Direct Ingest dan Streaming Data + Fungsi Perangkat Keras +
Prosesor Tertanam Arm atau Nios® V
Perjalanan Terpandu Desain AI FPGA
Jelajahi Perjalanan Terpandu Desain AI FPGA interaktif, yang memberikan panduan langkah demi langkah untuk mengembangkan desain Kekayaan Intelektual (IP) AI.
Mulai mendesain
Pelajari selengkapnya tentang FPGAi
Telusuri sumber daya, laporan resmi, dan kisah sukses FPGAi
Pelajari lebih lanjut
Mengapa FPGA Sangat Bagus untuk Mengimplementasikan AI?
Baca kasus penggunaan inferensi AI berbasis FPGA yang muncul di edge dan aplikasi AI kustom serta solusi perangkat lunak dan perangkat keras Intel untuk AI FPGA edge.
Baca laporan resmi
Mengintegrasikan dan Menerapkan Model AI di Ruang Operasi
VITEC menggunakan FPGA AI Suite untuk Berkolaborasi dalam Model AI untuk Penggunaan Medis
Baca studi kasus
Informasi Produk dan Kinerja
Performa bervariasi berdasarkan penggunaan, konfigurasi, dan faktor lainnya. Pelajari lebih lanjut di www.Intel.com/PerformanceIndex.
Hasil performa berdasarkan pengujian per tanggal yang diperlihatkan dalam konfigurasi dan mungkin tidak mencerminkan semua pembaruan keamanan yang tersedia untuk umum. Lihat cadangan untuk detail konfigurasi. Tidak ada produk atau komponen yang bisa sepenuhnya aman.
Biaya dan hasil Anda mungkin berbeda.
Perbedaan pembulatan kecil antara emulasi perangkat lunak dan perangkat keras biasanya akan menghasilkan selisih kurang dari dua unit dengan presisi paling rendah (ULP).