Perangkat Lunak Desain Intel® Quartus® Prime
Lingkungan desain performa tinggi yang intutitif. Dari entri dan sintesis desain hingga pengoptimalan, verifikasi, dan simulasi, Perangkat Lunak Desain Intel® Quartus® Prime memberikan peningkatan kemampuan pada perangkat dengan berjuta-juta elemen logika, memberikan platform yang ideal bagi desainer untuk memenuhi peluang desain generasi berikutnya.
Perangkat Lunak Desain Intel® Quartus® Prime
Platform Designer
Platform Designer adalah alat integrasi sistem di Perangkat Lunak Intel® Quartus® Prime yang secara otomatis menghasilkan logika interkoneksi untuk menghubungkan fungsi dan subsistem kekayaan intelektual (IP), sehingga menghemat waktu dan tenaga dalam proses desain FPGA.
Desain Berbasis Blok
Desain, implementasikan, dan verifikasi blok inti atau pinggiran sekali, lalu gunakan kembali blok tersebut beberapa kali di berbagai proyek yang menggunakan perangkat yang sama.
Konfigurasi Ulang Parsial
Konfigurasi ulang sebagian FPGA secara dinamis sementara desain FPGA yang lain terus berfungsi.
Perencana Partisi Desain
Partisi desain adalah batas hierarkis yang logis dan bernama, yang dapat Anda tetapkan pada instans dalam desain Anda. Menentukan partisi desain memungkinkan Anda mengoptimalkan dan mengunci hasil kompilasi untuk setiap blok.
Perencana Chip
Perencana Chip menyederhanakan perencanaan denah dengan memungkinkan Anda melihat dan membatasi logika desain dalam tampilan visual sumber daya chip FPGA. Anda dapat menggunakan Perencana Chip untuk melihat dan memodifikasi penempatan logika, koneksi, dan jalur perutean setelah menjalankan Fitter.
Perencana Antarmuka
Perencana Antarmuka mengeksplorasi arsitektur periferal perangkat dan menetapkan antarmuka secara efisien. Perencana Antarmuka mencegah penetapan pin ilegal dengan melakukan fitter dan pemeriksaan legalitas secara real-time.
Wilayah Kunci Logika
Wilayah Kunci Logika adalah jenis penempatan logika dan kendala perutean yang kuat. Anda dapat menentukan wilayah sumber daya fisik arbitrer apa pun di perangkat target sebagai wilayah Kunci Logika, dan kemudian menetapkan node desain dan properti lainnya ke wilayah tersebut.
Dukungan Multiprosesor (Waktu Kompilasi Lebih Cepat)
Menggunakan multiprosesor untuk kompilasi dapat menghasilkan waktu kompilasi yang lebih cepat bergantung pada jumlah inti yang digunakan.
IP Base Suite
Intel menyediakan lisensi produksi lengkap untuk beberapa inti kekayaan intelektual (IP) populer di Intel® FPGA IP Base Suite secara gratis bersama Perangkat Lunak Intel® Quartus® Prime dan Perangkat Lunak Intel® Quartus® Prime Edisi Pro.
Fitter (Tempat dan Rute)
Fitter Pengompilasi melakukan penempatan dan perutean desain. Selama penempatan dan perutean, Fitter menentukan penempatan dan perutean logika terbaik di perangkat FPGA target.
Pengaturan Waktu Ulang Register
Pengaturan Waktu Ulang Register dapat menyeimbangkan rantai register dengan mengatur ulang (memindahkan) register ALM ke Hyper-Register di fabric perutean.
Penganalisis Waktu
Penganalisis Waktu adalah alat analisis waktu bergaya ASIC yang kuat yang memvalidasi performa waktu semua logika dalam desain Anda menggunakan metodologi kendala, analisis, dan pelaporan standar industri.
Design Space Explorer II
Alat Design Space Explorer II memungkinkan Anda menemukan pengaturan proyek yang optimal untuk sasaran pengoptimalan sumber daya, performa, atau daya.
Analisis Daya
Fitur analisis daya mencakup Penaksir Daya Awal, Kalkulator Daya dan Termal Intel® FPGA, serta Penganalisis Daya yang memberi Anda kemampuan untuk memperkirakan konsumsi daya.
Penganalisis Logika Tap Sinyal
Penganalisis logika Tap Sinyal menangkap dan menampilkan perilaku sinyal real-time dalam desain Intel® FPGA yang memungkinkan Anda untuk menyelidiki dan men-debug perilaku sinyal internal selama operasi perangkat normal, tanpa perlu pin I/O tambahan atau peralatan laboratorium eksternal.
Transceiver Toolkit
Transceiver Toolkit menggunakan teknologi System Console untuk membantu desainer FPGA dan board memvalidasi integritas sinyal tautan secara real-time dalam sistem dan meningkatkan waktu menampilkan board.
Perangkat Lunak Edisi Questa*-Intel® FPGA
Edisi perangkat lunak Questa*-Intel® FPGA dan Questa*-Intel® FPGA Starter adalah versi perangkat lunak Siemens EDA Questa* Core yang ditargetkan untuk perangkat Intel® FPGA.
Alat Intel® Advanced Link Analyzer
Intel® Advanced Link Analyzer adalah alat analisis eye link gangguan/kebisingan canggih yang memungkinkan Anda untuk mengevaluasi performa link serial berkecepatan tinggi secara cepat dan mudah.
Intel® HLS Compiler
Intel® HLS Compiler adalah alat sintesis tingkat tinggi (HLS) yang mengambil C++ tanpa batas waktu sebagai input dan menghasilkan kode level transfer register (RTL) berkualitas produksi yang dioptimalkan untuk Intel® FPGA.
DSP Builder for Intel® FPGA
DSP Builder adalah alat desain pemrosesan sinyal digital yang memungkinkan pembuatan Hardware Description Language algoritma DSP secara langsung dari lingkungan MathWorks Simulink ke Intel® FPGA.
Prosesor Lunak Nios® untuk Intel® FPGA
Prosesor lunak Nios® dirancang khusus untuk Intel® FPGA. Seri prosesor lunak cocok untuk berbagai aplikasi komputasi tertanam, mulai dari pemrosesan sinyal digital hingga kontrol sistem.
Intel® SoC FPGA Embedded Development Suite (EDS)
Intel® SoC FPGA EDS adalah rangkaian alat komprehensif untuk pengembangan perangkat lunak tertanam di Intel® SoC FPGA. Rangkaian ini terdiri dari alat pengembangan, program utilitas, perangkat lunak run-time, dan contoh aplikasi.