Siemens EDA* AXI Verification IP Suite

Siemens EDA AXI Verification IP Suite (Edisi Intel® FPGA) memberikan model fungsional bus (BFM) untuk menyimulasikan perilaku dan memfasilitasi verifikasi kekayaan intelektual (IP) yang sesuai dengan Protokol dvanced Microcontroller Bus Architecture Advanced eXtensible Interface (AMBA* AXI*), dengan batasan untuk menyederhanakan antarmuka pemrograman aplikasi (API) bagi Anda.

Baca panduan pengguna Mentor VIP - Edisi Intel® FPGA AMBA AXI3 dan AXI4 ›

Baca panduan pengguna Mentor Verification IP Edisi Altera AMBA AXI4-Lite ›

Baca panduan pengguna Mentor Verification IP Edisi Altera AMBA AXI4-Stream ›

Siemens EDA* AXI Verification IP Suite

The Siemens EDA AXI Verification IP Suite (Intel® FPGA) berisi BFM berikut:

  • Siemens EDA AXI4 BFM (Edisi Intel® FPGA) dengan antarmuka Master, Slave, dan Inline Monitor
  • AXI4-Lite dengan PFM Master, Slave, dan Inline Monitor
  • AXI4-Stream dengan BFM Master, Slave dan Inline Monitor

Fitur

  • Memberikan API berbasis tugas Verilog
  • Berfungsi pada simulator Siemens EDA, Cadence*, dan Synopsys*
  • Mempercepat proses verifikasi dengan memberikan komponen utama testbench verifikasi
  • Memberikan komponen BFM yang menerapkan protokol AMBA AXI, berfungsi sebagai referensi untuk protokol
  • Memberikan suite lengkap pemeriksaan pernyataan yang dapat dikonfigurasi dalam setiap BFM
  • Memberikan lisensi lengkap tanpa biaya tambahan sebagai bagian dari IP Base Suite jika Anda berlangganan ke perangkat lunak Intel® Quartus® Prime Standard Edition.
  • Memungkinkan Anda untuk membeli lisensi Siemens EDA Verification IP Suite atau sebagai bagian dari Rangkaian Dasar IP jika diperlukan lebih dari satu kursi atau Anda menggunakan perangkat lunak Intel Quartus Prime Edisi Lite.

Penerapan

Semua komponen master, slave, dan inline monitor Siemens EDA AXI Verification IP Suite (Edisi Intel® FPGA) diimplementasikan ke dalam SystemVerilog. Juga disertakan komponen wrapper sehingga BFM dapat digunakan di lingkungan verifikasi VHDL dengan simulator yang mendukung simulator bahasa campuran.

Antarmuka Pemrograman Aplikasi

Siemens EDA AXI Verification IP Suite (Edisi Intel® FPGA) memberikan serangkaian API untuk setiap BFM yang dapat digunakan untuk membangun, membuat instans, mengontrol, dan membuat sinyal kueri dalam semua komponen BFM. Program pengujian Anda harus menggunakan metode dan acara akses publik ini untuk berkomunikasi dengan setiap BFM.

Program pengujian mendorong stimulus ke desain dalam pengujian (DUT) dan menentukan apakah perilaku DUT benar dengan menganalisis respons. BFM menerjemahkan stimulus program pengujian yang menciptakan sinyal untuk protokol AMBA AXI. BFM juga memeriksa kepatuhan protokol dengan memicu pernyataan ketika kesalahan protokol teramati.

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk