Turbo Intel® FPGA IP

Kode saluran Forward-Error Correction (FEC) umumnya meningkatkan efisiensi energi sistem komunikasi nirkabel. Kode turbo cocok untuk komunikasi mobile 3G dan 4G serta komunikasi satelit. Anda dapat menggunakan kode Turbo di aplikasi lain yang memerlukan transfer informasi yang andal melalui link komunikasi dengan batasan bandwidth atau latensi di tengah kebisingan yang merusak data. 4G Turbo-V Intel® FPGA IP terdiri dari akselerator downlink dan uplink untuk vRAN serta mencakup Turbo Intel® FPGA IP.

Panduan Pengguna Turbo Intel® FPGA IP ›

Panduan Pengguna Turbo-V Intel® FPGA IP ›

Turbo Intel® FPGA IP

Ikhtisar akselerator downlink dan uplink Turbo-V Intel® FPGA IP.

Fitur Produk

Fungsionalitas IP (akselerator downlink)

  • Lampiran cyclic redundancy code (CRC) blok kode
  • Encoder turbo
  • Rate matcher dengan:
    • Subblock interleaver
    • Kolektor bit
    • Pemilih bit
    • Pemangkas bit
  • Menambahkan redundansi ke data dalam bentuk informasi paritas

Fungsionalitas IP (akselerator uplink)

  • De-interleaver subblok
  • Decoder Turbo dengan pemeriksaan CRC
  • Memanfaatkan redundansi untuk memperbaiki sejumlah kesalahan saluran yang wajar

Spesifikasi Performa

  • Memenuhi syarat 3GPP LTE dengan dukungan untuk ukuran blok 40 hingga 6.144

Antarmuka pengguna dan sistem

  • Antarmuka output dan input Avalon®-Streaming (Avalon-ST)

Kemampuan debug dan pengujian

  • Memberikan model bit akurat C dan MATLAB untuk simulasi performa dan pembuatan vektor uji RTL
  • Testbench dan contoh desain tersedia

Status IP

Kode Pemesanan Status
Turbo : IP-TURBO Produksi
Turbo-V : IP-TURBOV Produksi
Lihat semua Tampilkan lebih sedikit

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk