XAUI PHY Intel® FPGA IP

XAUI PHY Intel® FPGA IP core memungkinkan Anda untuk membangun sistem secara mudah dengan koneksi Ethernet 10 G throughput sangat tinggi. XAUI PHY ini beserta inti 10 GbE kontrol akses media (MAC) IP memungkinkan Intel® FPGA untuk melakukan antarmuka dengan jaringan 10 GbE melalui berbagai perangkat eksternal, termasuk perangkat 10 GbE PHY atau modul transceiver optik.

Baca panduan pengguna V-Series Transceiver PHY IP Core ›

Baca panduan pengguna Arria® 10 Transceiver PHY ›

XAUI PHY Intel® FPGA IP

Anda dapat menerapkan XAUI PHY dalam silikon keras dalam FPGA 65 nm dan 40 nm Intel dengan transiver serial yang lebih cepat dari 3 Gbps. Fungsi pengelolaan PHY diimplementasikan dalam IP lunak. Dalam rangkaian Intel 20 nm dan lebih tinggi, XAUI PHY dapat diimplementasikan dalam IP lunak.

Fitur

  • Lengkapi solusi 10G Ethernet (XAUI) PHY untuk 4X antarmuka eksternal serial 3,125 Gbps
  • PHY terdiri dari fungsi 10GBASE-X physical coding sublayer (PCS), physical medium attachment (PMA), XGMII Extender Sublayer (XGXS), 10G Ethernet (XAUI), dan pengelolaan PHY
  • Antarmuka langsung dengan Intel® FPGA 10 GbE MAC untuk solusi lengkap
  • Koneksi XAUI PHY (4X 3,125 Gbps) standar langsung untuk aplikasi modul chip ke chip, chip ke optik, perangkat chip ke PHY, backplane dan short cable
  • PHY dan XAUI PCS lunak didukung pada banyak rangkaian perangkat FPGA termasuk: Stratix® IV, Stratix® V, Arria® V, dan Arria® 10 FPGA dengan transiver serial
  • Dukungan I/O (DPRIO) yang dapat dikonfigurasi ulang sebagian dinamis dalam transiver serial untuk beradaptasi dengan beragam karakteristik saluran XAUI dan perangkat dalam sistem selama operasi
  • Menerapkan fungsi XAUI PHY standar Ethernet: bit data dan kontrol 8b/10b enkode/dekode dan sinkronisasi per lajur, serialisasi/deserialisasi (SERDES) data ke dan dari jalur 4X 3,125 Gbps, penerima penyelarasan jalur empat data, deskew, dan menyelarasan empat lajur, serta penerima pencocokan kecepatan untuk kompensasi frekuensi clock
  • Loopback serial lokal dari pemancar ke penerima pada transiver serial perangkat untuk pengujian mandiri
  • Antarmuka sistem internal performa tinggi
  • Intel® FPGA Avalon® Streaming (Avalon-ST) SDR XGMII, 72-bit pada 156,25 Mbps untuk transfer data
  • Intel® FPGA Avalon® Memory-Mapped (Avalon-MM) 32 bit untuk manajemen agen

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk