40G Ethernet MAC dan PHY Intel® FPGA IP Core
40G Ethernet MAC dan PHY Intel® FPGA IP core menawarkan IEEE 802.3ba-2010. Ethernet 40 Gbps adalah standar industri dan sesuai untuk fungsi media access control (MAC) dan PHY (PCS+PMA). Ethernet ini memungkinkan Intel® FPGA untuk melakukan antarmuka dengan perangkat lain melalui modul transiver tembaga dan optik. IP mendukung standar IEEE 1588 v2 dengan timestamping dua langkah serta kemampuan backplane di berbagai Intel® Stratix® atau Intel® Arria® FPGAs.
Baca panduan pengguna 40- and 100-Gbps Ethernet MAC Latensi Rendah dan Fungsi MegaInti PHY ›
Baca panduan pengguna E-Tile 40G Ethernet Intel® FPGA IP Latensi Rendah ›
Baca panduan pengguna Intel® Stratix® 10 40-Gbps Ethernet IP Core Latensi Rendah ›
Baca panduan pengguna 40-Gbps Ethernet IP Core Latensi Rendah ›
Baca panduan pengguna 40 dan 100 Gbps Ethernet MAC dan Fungsi MegaInti PHY ›
Baca panduan pengguna Contoh Desain Intel® Stratix® 10 Ethernet 40G Latensi Rendah ›
Baca panduan pengguna Contoh Desain Ethernet 40G Latensi Rendah ›
40G Ethernet MAC dan PHY Intel® FPGA IP Core
Fitur
- Sesuai dengan standar Ethernet IEEE 802.3ba-2010 40 Gbps.
- XLAUI physical medium attachment (PMA) hard IP dan antarmuka eksternal yang terdiri dari jalur transiver serial masing-masing beroperasi pada 10,3125 Gbps.
- Soft IP 40GbE physical coding sublayer (PCS) diterapkan dalam fabric FPGA.
- Soft IP 40GbE MAC dengan rangkaian fitur yang dapat dikonfigurasi.
- Opsi yang didukung:
- 40GbE.
- MAC+PHY, hanya PHY, atau hanya MAC.
- Pemancar dan penerima (full-duplex), hanya pemancar, atau hanya penerima.
- Perangkat keras diverifikasi untuk mendukung lalu lintas kecepatan kabel penuh 40 Gbps.
- Pemantau bit error rate (BER) PCS.
- Pembuat dan pemeriksa pola uji PCS yang dapat diprogram.
- Deficit idle count (DIC).
- Kontrol alur Ethernet otomatis.
- Pemasang cyclic redundancy check (CRC) MAC transmitter (TX) yang dapat diprogram dan pelepasan CRC penerima (RX).
- Panjang frame diterima maksimum yang dapat diprogram hingga 9.600 byte.
- Pemfilteran paket alamat MAC dan penerima (RX) yang dapat diprogram berdasarkan alamat MAC.
- Mode operasi MAC yang tidak disaring (transparan) dan dipilah (disaring).
- Pemfilteran frame diterima MAC yang dapat diprogram dengan CRC, kesalahan frame dengan ukuran lebih atau ukuran kurang.
- Pemfilteran diterima frame kontrol (kontrol berhenti dan/atau kontrol tidak berhenti).
- Menerima pelepasan pad yang dapat dikontrol pengguna.
- Mengirimkan pemasangan pad otomatis.
- Statistik sinyal output status untuk implementasi penghitung statistik eksternal.
- Modul penghitung statistik 64 bita opsional untuk RMON (RFC 2819), MIB jenis Ethernet (RFC 3635), dan MIB grup antarmuka (RFC 2863).
- Sinyal kesalahan link yang dapat diprogram.
- Pass through pembuka opsional.
- Antarmuka streaming Avalon® (Avalon-ST) untuk datapath MAC ke aplikasi klien dengan start of packet (SOP) dalam most significant byte (MSB) 0 jalur 64 bita ketika opsi adaptor digunakan (256 bita pada 312,5+ MHz).
- Antarmuka streaming kustom dengan SOP memungkinkan pada setiap MSB jalur 64 bita ketika opsi adaptor tidak digunakan.
- Antarmuka Avalon® Memory Mapped (Avalon-MM) 32-bit untuk kontrol dan pemantauan MAC, PCS, PMA, dan modul optik eksternal.
- Management data input/output (MDIO) atau antarmuka serial 2 kabel untuk mengelola modul optik yang berbeda.
- Lolos pengujian performa dan fungsional dengan peralatan pengujian Ethernet 40/100Gb.
Status IP
Status Pemesanan | Produksi |
Kode Pemesanan | |
Fungsi MegaCore MAC dan PHY Ethernet 40 dan 100 Gbps | IP-40GEMAC IP-40GEPHY IP-100GEMAC IP-100GEPHY IP-40GEMACPHY IP-100GEMACPHY IP-40GBASEKR4PHY |
Inti IP Ethernet 40 Gbps Latensi Rendah | MAC dan PHY Ethernet 40G Latensi Rendah: IP-40GEUMACPHY MAC dan PHY Ethernet 40G Latensi Rendah dengan 1588: IP-40GEUMACPHYF PHY 40GBASE-KR4 dan MAC Ethernet 40G Latensi Rendah dengan FEC: IP-40GBASEKR4PHY |
E-Tile Latensi Rendah 40G Ethernet Intel® FPGA IP | IP–40GETILEMAC |
Inti Ethernet 100 Gbps Latensi Rendah | MAC dan PHY Ethernet 100G Latensi Rendah: IP-100GEUMACPHY MAC dan PHY Ethernet 100G Latensi Rendah dengan 1588: IP-100GEUMACPHYF |
Link Terkait
Board Pengembangan
- Kit Pengembangan Intel® Stratix® 10 GX FPGA
- Intel® Stratix® 10 GX FPGA Signal Integrity Development Kit
- Intel® Arria® 10 GX FPGA Development Kit
- Intel® Arria® 10 GX FPGA Transceiver Signal Integrity Development Kit
- Kit Pengembangan 100G, Stratix® V GX Edition
- Kit Pengembangan Stratix® V GX FPGA
- Kit Pengembangan 100G, Stratix® IV GT Edition
Sumber Daya Tambahan
Cari IP
Temukan inti Intel® FPGA Intellectual Property yang tepat untuk kebutuhan Anda.
Dukungan Teknis
Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik yang terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.
Evaluasi dan Pembelian IP
Mode evaluasi dan informasi pembelian untuk inti Intel® FPGA Intellectual Property.
Mendesain dengan Intel® FPGA IP
Pelajari lebih lanjut tentang mendesain dengan Intel® FPGA IP, beragam pilihan inti siap pakai yang dioptimalkan untuk Intel® FPGA.
IP Base Suite
Lisensi Inti Intel® FPGA IP gratis dengan lisensi aktif untuk Perangkat Lunak Intel® Quartus® Prime Edisi Standard atau Pro.
Contoh Desain
Unduh contoh desain dan desain referensi untuk perangkat Intel® FPGA.
Hubungi Staf Penjualan
Hubungi staf penjualan untuk desain produk dan kebutuhan akselerasi Intel® FPGA Anda.