Backplane Ethernet 10GBASE-KR PHY Intel® FPGA IP Core

Backplane Ethernet 10GBASE-KR PHY Intel® FPGA Intellectual Property (IP) core adalah PHY transiver yang memungkinkan Anda untuk melakukan sublapisan pengodean fisik/physical coding sublayer (PCS) standar keras dan PCS 10G keras performa lebih tinggi, serta lampiran medium fisik (PMA) keras untuk satu saluran Ethernet Backplane. Perangkat ini menerapkan fungsi yang dijelaskan dalam standar IEEE 802.3ap-2007. Karena setiap instans 10GBASE-KR PHY IP core mendukung satu saluran, Anda dapat membuat desain multisaluran dengan menerapkan lebih dari satu instans inti.

Baca panduan pengguna Intel® Stratix® 10 10GBASE-KR PHY IP Core ›

Bada panduan pengguna Intel® Arria® 10 Transceiver PHY ›

Baca buku panduan perangkat Stratix® V ›

Backplane Ethernet 10GBASE-KR PHY Intel® FPGA IP Core

Fitur

  • PCS dan PMA Ethernet backplane 1000BASE-KX/10GBASE-KR (1G/10Gb) terintegrasi
  • Antarmuka internal langsung dengan kontroler akses media (MAC) Intel® FPGA 1 G/10 GbE untuk solusi chip tunggal yang lengkap
  • Negasi otomatis 10GBASE-KR untuk negosiasi antara 1000BASE-KX (Ethernet 1 Gbps atau 1GbE) dan 10GBASE-KR (Ethernet 10 Gbps atau 10Gbe) jenis PHY sesuai klausa 73 standar IEEE 802.3ap-2007
  • Menghubungkan pelatihan guna secara otomatis mengonfigurasi link jarak jauh physical media driver (PMD) pemancar mitra untuk bit error rate (BER) yang lebih rendah sesuai klausa 72 standar IEEE 802.3ap-2007
  • Forward error correction (FEC) untuk meminimalkan transmisi ulang sesuai dengan klausa 74 IEEE 802.3 dan 802.3ba
  • Algoritma internal yang dapat diprogram untuk proses adaptasi penerima sesuai klausa 72.6.10.2.3 IEEE 8023.ap untuk kemudahan penggunaan
  • Kontrol pengguna IP yang fleksibel untuk optimisasi performa dalam berbagai konfigurasi dan saluran sistem
  • Deteksi status kesalahan link penerima
  • Loopback serial lokal dari pemancar ke penerima pada transiver serial perangkat untuk pengujian mandiri
  • Antarmuka sistem internal performa tinggi
  • Antarmuka GMII dan single data rate (SDR) XGMII ke 1G/10GbE MAC, 8 bita pada 125 MHz, dan 72 bita pada 156,25 MHz secara berurutan untuk transfer data
  • Antarmuka Intel® FPGA Avalon® Memory-Mapped (PDF) (Avalon-MM) 32 bit untuk pengelolaan agen

Status IP

Status Pemesanan

Produksi

Kode Pemesanan

Intel® Stratix® 10 10GBASE-KR PHY IP Core

IP-10GBASEKRPHY

Intel® Arria® 10 Transceiver PHY

IP-10GMRPHY
Lihat semua Tampilkan lebih sedikit

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk