Intel® FPGA Compute Express Link (CXL) IP

FPGA pertama yang dikirimkan dengan CXL hard IP dengan bandwith hingga 4x lebih tinggi per port.1

Kini dengan dukungan revisi spesifikasi CXL 1.1 dan 2.0.

Intel® FPGA Compute Express Link (CXL) IP

Tersedia dengan Perangkat Lunak Desain Quartus Prime v22.3

Compute Express Link (CXL) adalah prosesor baru ke protokol penghubung periferal/akselerator. CXL berbasis pada dan menambahkan fungsi di luar protokol PCIe yang ada dengan memungkinkan komunikasi koheren antara dua sisi. Hal ini memungkinkan CXL untuk mendukung performa yang efisien, latensi rendah, dan bandwidth tinggi ketika digunakan dengan Look-aside atau Inline Accelerator untuk komputasi Heterogen.

Bagi mereka yang ingin membuat atau memakai akselerator berbasis FPGA, protokol CXL Hard IP tersedia dalam R-tile, yang dipadukan dalam rangkaian tertentu Intel® Agilex™ Seri I dan Intel® Agilex™ Seri M. Hard IP memungkinkan dukungan konfigurasi Gen5 x16 bandwidth penuh, dengan penggunaan FPGA yang minim.

Menerapkan Akselerator Diskrit dengan Intel® Agilex™ FPGA

Intel® Agilex™ FPGA mendukung CXL melalui IP keras R-Tile.

Tersedia sebagai hard IP2 (HIP) pada R-Tile:

  • Mewujudkan performa Gen5 x16 penuh
  • Sumber daya fabric yang minim => lebih banyak ruang untuk logika pengguna
  • Dukungan untuk spesifikasi CXL 1.1 dan 2.0 (hubungi Intel untuk harga dan tabel).

Logika dukungan FPGA yang disediakan untuk setiap jenis perangkat CXL:

  • Akselerator Tipe 1 (Nomor Pemesanan Komponen: IP-CXLTYP1)
  • Akselerator Tipe 2 (Nomor Pemesanan Komponen: IP-CXLTYP2)
  • Expander memori Tipe 3 (Nomor Pemesanan Komponen: IP-CXLTYP3DDR)
  • Mencakup contoh desain FPGA, model simulasi, dan kit alat debug

Arsitektur subsistem memori fleksibel yang melekat pada perangkat:

  • Memungkinkan pengguna untuk memadukan & mengelola berbagai jenis/pengontrol memori
  • Blok M20K, DDR4, DDR5, LPDDR5, HBM2e, SSD

Status IP

Status Pemesanan

Awal

Kode Pemesanan

Intel® FPGA Compute Express Link (CXL) IP

IP-CXLTYP3DDR
Lihat semua Tampilkan lebih sedikit

Untuk mengaktifkan CXL hard IP dan menerima CXL soft R-Tile Wrapper dan logika Soft Support, diperlukan pembelian/pengaktifan lisensi CXL IP terpisah untuk penggunaan yang tepat dengan Intel® Quartus® Prime Design Software. Hubungi perwakilan Penjualan Intel setempat Anda untuk detail harga.

Untuk mengaktifkan percobaan 30 atau 60 hari bebas biaya, hubungi perwakilan Penjualan Intel setempat Anda.

Bandingkan Produk

Informasi Produk dan Performa

1Dibandingkan dengan FPGA kompetitor (tanpa CXL hard IP) menggunakan pengontrol CXL pihak ketiga (soft IP yang beroperasi pada Gen4 x8).
2Pengaktifan CXL hard IP memerlukan lisensi/pembelian terpisah dan disertakan dengan nomor komponen pemesanan logika dukungan IP.