Lewatkan ke Konten Utama
Logo Intel - Kembali ke beranda
Alat Saya

Pilih Bahasa

  • Bahasa Indonesia
  • Deutsch
  • English
  • Español
  • Français
  • Português
  • Tiếng Việt
  • ไทย
  • 한국어
  • 日本語
  • 简体中文
  • 繁體中文
Masuk untuk mengakses konten terbatas

Menggunakan Pencarian di Intel.com

Anda dapat dengan mudah mencari di seluruh situs Intel.com dalam beberapa cara.

  • Nama Merek: Core i9
  • Nomor Dokumen: 123456
  • Code Name: Emerald Rapids
  • Operator Khusus: “Ice Lake”, Ice DAN Lake, Ice ATAU Lake, Ice*

Tautan Cepat

Anda juga dapat mencoba tautan cepat di bawah ini untuk melihat hasil pencarian paling populer.

  • Informasi Produk
  • Dukungan
  • Driver & Perangkat Lunak

Pencarian Terbaru

Masuk untuk mengakses konten terbatas

Pencarian Tingkat Lanjut

Hanya pencarian di

Sign in to access restricted content.
  1. Produk-produk Intel®
  2. Altera® FPGA, SoC FPGA dan CPLD
  3. Kekayaan Intelektual Altera® FPGA
  4. Inti Interface Protocols IP
  5. Ethernet Latensi Rendah MAC 100 G dan PHY Intel® FPGA

Versi peramban yang Anda gunakan tidak disarankan untuk situs ini.
Harap pertimbangkan untuk meningkatkan ke versi terbaru browser Anda dengan mengklik salah satu tautan berikut.

  • Safari
  • Chrome
  • Edge
  • Firefox

Ethernet Latensi Rendah MAC 100 G dan PHY Intel® FPGA IP Core

Baca Panduan Pengguna Ethernet 100G Stratix™ 10 FPGA IP Core Latensi Rendah ›

Baca panduan pengguna Ethernet IP Core 100 Gbps Latensi Rendah ›

Baca panduan pengguna 40- and 100-Gbps Ethernet MAC Latensi Rendah dan Fungsi MegaInti PHY ›

Baca panduan pengguna Ethernet MAC 40 dan 100 Gbps serta PHY MegaCore Lama ›

Baca panduan pengguna Contoh Desain Intel® FPGA IP Ethernet 100G Latensi Rendah F-Tile ›

Baca panduan pengguna Intel® FPGA IP Ethernet 100G Latensi Rendah F-Tile ›

Baca panduan pengguna Contoh Desain Ethernet 100G Latensi Rendah ›

Ethernet Latensi Rendah MAC 100 G dan PHY Intel® FPGA IP Core

Ikhtisar

Intel menawarkan fleksibilitas, skalabilitas, dan kemampuan konfigurasi terbaik dengan Ethernet Intel® FPGA IP core 100 G Latensi Rendah yang ditujukan bagi infrastruktur jaringan dan pusat data. Ethernet Intel® FPGA IP core 100 G Latensi Rendah sesuai dengan standar IEEE 802.3ba-2010, yang mencakup blok kontrol akses media (MAC), PHY, sublapisan pengodean fisik (PCS), lampiran medium fisik (PMA), dan koreksi kesalahan depan (FEC) opsional. Ini juga mencakup dukungan stempel waktu IEEE 1588v2 dan kemampuan mendorong backplane pada Intel® Stratix® dan Intel® Arria® FPGA yang didukung. IP ini dapat digunakan untuk antarmuka chip-ke-chip menggunakan modul transiver optik atau interkoneksi tembaga.

Fitur

  • Inti IP dirancang menurut Standar Ethernet Kecepatan Tinggi IEEE 802.3ba-2010, yang tersedia di situs web IEEE (www.ieee.org). MAC menyajikan pemrosesan bingkai cut-through untuk mengoptimalkan latensi serta mendukung kecepatan jalur kabel penuh dengan panjang bingkai 64 byte dan lalu lintas bolak-balik atau panjang berbeda-beda tanpa paket yang hilang. Semua variasi Ethernet Intel® FPGA IP core 100 G Latensi Rendah termasuk komponen PHY dan MAC full duplex, serta menawarkan fitur-fitur berikut:

Fitur PHY:

  • Logika Soft PCS yang melakukan antarmuka secara lancar dengan transceiver seri Intel® Stratix® 10 FPGA 25,78125 Gbps
  • Antarmuka eksternal CAUI-4 yang terdiri dari empat jalur transiver serial keras FPGA yang beroperasi pada 25,78125 Gbps
  • Koreksi kesalahan depan Reed-Solomon opsional - RS(528,514) FEC
  • Mendukung protokol Auto-Negotiation/Link Training (AN/LT)

Fitur kontrol struktur bingkai:

  • Dukungan untuk paket jumbo
  • Kontrol pass-through pemeriksaan redundansi siklik (CRC) TX dan RX
  • Pembuatan dan penyisipan TX CRC opsional
  • Opsi pass-through pembuka RX dan TX untuk aplikasi yang memerlukan transfer informasi pengelolaan pengguna khusus
  • Bantalan rangka otomatis TX untuk memenuhi panjang minimum frame Ethernet 64 byte

Statistik dan pemantauan frame:

  • Pelaporan kesalahan dan pemeriksaan CRC RX
  • Pemeriksaan RX strict SFD opsional sesuai spesifikasi IEEE
  • Pemeriksaan paket RX yang salah bentuk sesuai spesifikasi IEEE
  • Indikasi jenis frame kontrol yang diterima
  • Penghitung statistik opsional
  • Sinyal kesalahan opsional: melaporkan kesalahan lokal dan menghasilkan kesalahan jarak jauh Optional fault signaling: reports local fault and generates remote fault (Standar Ethernet IEEE 802.3ba-2012, Pasal 66)

Kontrol aliran:

  • Operasi kontrol aliran Ethernet opsional menggunakan register jeda atau antarmuka jeda (IEEE 802.3, Pasal 31)
  • Kontrol aliran berbasis prioritas opsional yang menggunakan register jeda untuk mengontrol (Standar IEEE 802.1Qbb-2011, Amendemen 17)
  • Kontrol pemfilteran frame jeda

Fitur debug dan kemampuan pengujian:

  • Loopback (TX ke RX) PMA serial yang dapat diprogram opsional pada transiver serial untuk pengujian diagnostik mandiri
  • Kemampuan penyisipan kesalahan TX mendukung pengujian dan debug
  • Akses opsional ke Intel® FPGA Debug Master Endpoint (ADME) untuk debugging atau memantau integritas sinyal PHY

Antarmuka sistem pengguna:

  • Antarmuka pengelolaan Avalon® Memory-Mapped (Avalon-MM) untuk mengakses kontrol inti dan register status IP
  • Antarmuka datapath Avalon-ST menghubungkan ke logika klien dengan awal bingkai pada byte yang paling signifikan (MSB). Lebar data antarmuka 512 bit memastikan kecepatan data meskipun ada penyelarasan SOP antarmuka klien RX ini serta opsi passthrough pembukaan RX dan TX
  • Kontrol pengaturan ulang perangkat lunak dan perangkat keras

Untuk spesifikasi mendetail tentang protokol Ethernet, silakan melihat Standar Ethernet Kecepatan Tinggi IEEE 802.3ba-2010.

Status IP

Status Pemesanan

Produksi

Kode Pemesanan

MegaCore MAC dan PHY Ethernet 40- dan 100-Gbps Latensi Rendah

MAC and PHY Ethernet 100G Latensi Rendah: IP-100GEUMACPHY Varian KR/CR Ethernet 100G Latensi Rendah: IP-ETH-100GEUKRCR

MAC dan PHY Ethernet 100G Latensi Rendah dengan 1588: IP-100GEUMACPHYF

MAC dan PHY Ethernet 40G Latensi Rendah: IP-40GEUMACPHY

MAC dan PHY Ethernet 40G Latensi Rendah dengan 1588: IP-40GEUMACPHYF

MAC dan PHY Ethernet 100G Latensi Rendah: IP-100GEUMACPHY

MAC dan PHY Ethernet 100G Latensi Rendah dengan 1588: IP-100GEUMACPHYF

PHY 40GBASE-KR4 dan MAC Ethernet 40G Latensi Rendah dengan FEC: IP-40GBASEKR4PHY

MegaCore MAC dan PHY Ethernet 40- dan 100-Gbps

IP-40GEMAC

IP-40GEPHY

IP-100GEMAC

IP-100GEPHY

IP-40GEMACPHY

IP-100GEMACPHY

IP-40GBASEKR4PHY

Lihat semua Tampilkan lebih sedikit

Link Terkait

Dokumentasi

  • Panduan pengguna Ethernet Intel® Stratix® 10 FPGA IP Core 100 G Latensi Rendah
  • Panduan pengguna Ethernet IP Core 100 Gbps Latensi Rendah
  • Panduan pengguna Ethernet MAC 40 dan 100 Gbps Latensi Rendah serta Fungsi MegaCore PHY
  • Panduan Pengguna Ethernet MAC 40 dan 100 Gbps serta PHY MegaCore Lama
  • Panduan pengguna Contoh Desain Ethernet 100G Latensi Rendah Intel® Stratix® 10
  • Panduan pengguna Ethernet IP Core 100 Gbps Latensi Rendah

Board Pengembangan

  • Intel® Stratix® 10 TX Signal Integrity Development Kit
  • Kit Pengembangan Intel® Stratix® 10 GX FPGA
  • Intel® Stratix® 10 GX Signal Integrity Development Kit
  • Intel® Arria® 10 GX Transceiver Signal Integrity Development Kit
  • Intel® Arria® 10 GX FPGA Development Kit
  • Kit Pengembangan Stratix® V GX 100G
  • Kit Pengembangan Stratix® V GX FPGA

Dukungan Perangkat

  • Intel® Stratix® 10 FPGA
  • Intel® Arria® 10 FPGA
  • Stratix® V FPGA
  • Stratix® IV GT FPGA
  • Arria® V GZ FPGA

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk
  • Informasi Perusahaan
  • Komitmen Kami
  • Inklusi
  • Hubungan Investor
  • Hubungi Kami
  • Ruang Berita
  • Peta Situs
  • Pekerjaan
  • © Intel Corporation
  • Syarat Penggunaan
  • *Merek Dagang
  • Cookie
  • Privasi
  • Transparansi Rantai Pasokan
  • Dilarang Membagikan Informasi Pribadi Saya California Consumer Privacy Act (CCPA) Opt-Out Icon

Teknologi Intel mungkin memerlukan dukungan perangkat keras, perangkat lunak, atau aktivasi layanan. // Tidak ada produk atau komponen yang sepenuhnya aman. // Biaya dan hasil Anda mungkin berbeda. // Performa beragam berdasarkan penggunaan, konfigurasi, dan faktor lainnya. Pelajari lebih lanjut di intel.com/performanceindex // Lihat Pemberitahuan dan Pembebasan Tanggung Jawab hukum kami selengkapnya. // Intel berkomitmen menghormati hak asasi manusia dan menghindari keterlibatan dalam masalah pelanggaran hak asasi manusia. Lihat Prinsip Hak Asasi Manusia Global Intel. Produk dan perangkat lunak Intel® hanya dimaksudkan untuk digunakan dalam aplikasi yang tidak menyebabkan atau berkontribusi pada pelanggaran hak asasi manusia yang diakui secara internasional.

Logo Intel Footer