F-Tile PCIe Hard IP

F-Tile Intel® Hard IP mendukung konfigurasi PCIe* hingga 4.0 x16 di Endpoint (EP), Root Port (RP), dan Mode Bypass Lapisan Transaksi (TL). F-Tile berfungsi sebagai tile companion untuk perangkat Agilex™ 7.

Tile F merupakan penerus Tile P dan secara native mendukung konfigurasi PCIe 3.0 serta 4.0.

Baca panduan pengguna F-Tile Avalon® Streaming Intel® FPGA IP untuk PCIe ›

Baca panduan pengguna contoh desain F-Tile Avalon® Streaming Intel® FPGA IP untuk PCIe ›

F-Tile PCIe Hard IP

Kepatuhan Standar & Spesifikasi

  • Revisi Spesifikasi Dasar PCIe 4.0
  • Spesifikasi Pembagian dan Virtualisasi Satu Root I/O, Rev 1.1
  • Layanna Terjemahan Alamat, Revisi 1.1
  • Antarmuka PHY untuk Arsitektur PCIe, Versi 4.0
  • Perangkat Virtual I/O Versi 1.0

Fitur

  • Termasuk tumpukan protokol lengkap meliputi Transaksi, Penautan Data, dan Lapisan Fisik yang diterapkan sebagai Hard IP
  • Dukungan mode PIPE
  • Secara native mendukung konfigurasi PCIe* 4.0/3.0 dengan dukungan untuk dukungan konfigurasi 2.0/1.0 melalui link down-training
  • Mendukung mode Endpoint dan Root Port
  • Dukungan untuk mode TL-Bypass untuk mengaktifkan fungsi Up-port atau Down-port untuk bekerja dengan PCIe Switch IP berbasis fabric
  • Berbagai mode EP, RP multilink dengan konfigurasi x4, x8 dengan lebar lebih rendah tersedia
  • Ukuran Muatan Maksimum (MPS) hingga 512 byte
  • Ukuran Permintaan Baca Maksimum (MRRS) hingga 4096 byte (4 KB)
  • Dukungan Virtual Channel (VC) Tunggal
  • Mendukung Rentang Waktu Penyelesaian melalui Antarmuka Waktu Penyelesaian
  • Operasi Atomik (FetchAdd/Swap/CAS)
  • Dukungan untuk berbagai mode clocking: Common Reference Clock (refclk), Independent Reference Clock (refclk) dengan dan tanpa spektrum Sebaran (SRIS, SRNS)
  • Pelaporan Kesalahan Tingkat Lanjut
  • Pengelolaan Waktu Presisi (PTM)
  • Pembuatan dan pemeriksaan ECRC
  • Mendukung keadaan daya PCIe D0 dan D3
  • Margin jalur di penerima
  • Deteksi keberadaan retimer
  • Mendukung mode Hard IP otonom yang memungkinkan PCIe Hard IP untuk berkomunikasi dengan Host sebelum konfigurasi FPGA dan proses masuk ke mode pengguna selesai
  • Konfigurasi inti FPGA melalui tautan PCIe (CVP Init dan Pembaruan CVP) serta Rekonfigurasi Parsial (PR) melalui tautan PCIe

Fitur Multifungsi dan Virtualisasi

  • Dukungan SR-IOV (8 PF, VF 2K per tiap Titik Akhir)
  • Dukungan VirtIO melalui antarmuka pintasan konfigurasi
  • Dukungan Memori Virtual Bersama/Shared Virtual Memory (SVM) dan I/O yang dapat diskalakan
  • Layanan kontrol akses (ACS)
  • Interpretasi Perutean ID Alternatif (ARI)
  • Reset Level Fungsi (FLR)
  • Dukungan untuk Petunjuk Pemrosesan TLP (TPH)
  • Layanan Penerjemahan Alamat (ATS)
  • Process Address Space ID (PasID)

Fitur Antarmuka Pengguna

  • Antarmuka Avalon® streaming (Avalon-ST)
  • Antarmuka paket pengguna dengan, data, dan prefiks terpisah
  • Antarmuka paket pengguna segmen ganda dengan kemampuan untuk menangani hingga dua TLP dalam siklus apa pun (khusus inti x16)
  • Dukungan Tag yang Diperluas
  • Dukungan Tag 10 bit (maksimum 768 tag yang tertunda (x16) / 512 tag yang tertunda (x8/x4) kapan saja untuk semua perpaduan fungsi)

IP Tambahan

Fitur Debug IP

  • Fitur toolkit debug:
  • Informasi status penautan dan protokol
  • Kemampuan melakukan debug dasar dan lanjutan termasuk akses register PMA dan kemampuan Penglihatan Mata

Dukungan Driver

  • Driver perangkat Ubuntu

Status IP

Status Pemesanan

Kode Pemesanan Tidak Diperlukan
Lihat semua Tampilkan lebih sedikit

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk