P-Tile PCIe* Hard IP

P-Tile adalah tile pendamping FPGA yang tersedia pada perangkat Stratix® 10 DX dan Agilex™ 7 FPGA Seri F yang secara native mendukung konfigurasi PCIe* hingga 4.0 x16 di Endpoint (EP), Root Port (RP), dan Mode Bypass Transaction Layer (TL).

Baca panduan pengguna P-Tile Avalon® Streaming Intel® FPGA IP untuk PCIe ›

Baca panduan pengguna Intel® FPGA IP P-Tile Avalon® Streaming untuk contoh desain PCIe ›

P-Tile PCIe* Hard IP

Video Penautan Tile P

Tonton demo perangkat Stratix® 10 DX yang menampilkan penautan P-Tile dengan server Intel® Xeon®.

Kepatuhan Standar & Spesifikasi

  • Revisi Spesifikasi Dasar PCIe 4.0
  • Spesifikasi Virtualisasi dan Berbagi I/O Root Tunggal Rev. 1.1
  • Antarmuka PHY untuk Arsitektur PCIe, Versi 4.0
  • Perangkat Virtual I/O Versi 1.0
  • P-Tile PCIe Hard IP berhasil lolos pengujian Kepatuhan PCI-SIG. Hasil diposting di daftar Integrator PCI-SIG.

Fitur

  • Stack protokol lengkap termasuk transaksi, link data, dan lapisan fisik diterapkan sebagai Hard IP
  • Dukungan mode PIPE
  • Secara native mendukung konfigurasi PCIe* 4.0/3.0 dengan dukungan untuk dukungan konfigurasi 2.0/1.0 melalui link down-training
  • Kemampuan Percabangan Port: empat port root x4, dua endpoint x8
  • Mendukung mode TL-Bypass dalam mode hulu dan hilir
  • Ukuran Muatan Maksimum (MPS) hingga 512B
  • Ukuran Permintaan Baca Maksimum (MRRS) hingga 4096 byte (4 KB)
  • Memisahkan clock referensi dengan Clocking spektrum sebaran independen (SRIS)
  • Memisahkan clock referensi dengan clocking spektrum tanpa sebaran (SRNS)
  • Arsitektur clock referensi umum
  • PERST independen untuk menangani dua operasi reset (x8x8 EP dan x8x8 TL Bypass)
  • Pelaporan Kesalahan Tingkat Lanjut (khusus PF)
  • Mendukung status daya D0 dan D3 pada PCIe
  • Margin jalur di penerima
  • Deteksi keberadaan retimer
  • Mendukung mode Hard IP otonom yang memungkinkan PCIe Hard IP untuk berkomunikasi dengan Host sebelum konfigurasi FPGA dan proses masuk ke mode pengguna selesai
  • Konfigurasi inti FPGA melalui tautan PCIe (CVP Init dan Pembaruan CVP) serta Rekonfigurasi Parsial (PR) melalui tautan PCIe

Fitur Multifungsi dan Virtualisasi

  • Dukungan SR-IOV (8 PF, VF 2K per tiap Titik Akhir)
  • Dukungan VirtIO melalui antarmuka pintasan konfigurasi
  • Dukungan Memori Virtual Bersama/Shared Virtual Memory (SVM) dan I/O yang dapat diskalakan
  • Layanan kontrol akses (ACS)
  • Interpretasi Perutean ID Alternatif (ARI)
  • Reset Level Fungsi (FLR)
  • Dukungan untuk Petunjuk Pemrosesan TLP (TPH)
  • Layanan Penerjemahan Alamat (ATS)
  • Process Address Space ID (PasID)

Fitur Antarmuka Pengguna

  • Antarmuka Avalon® streaming (Avalon-ST)
  • Antarmuka paket pengguna dengan, data, dan prefiks terpisah
  • Antarmuka paket pengguna segmen ganda dengan kemampuan untuk menangani hingga dua TLP dalam siklus apa pun (khusus inti x16)
  • Dukungan Tag yang Diperluas
  • Dukungan Tag 10 bit (maksimum 768 tag yang tertunda (x16) / 512 tag yang tertunda (x8/x4) kapan saja untuk semua perpaduan fungsi)

IP Tambahan

Dukungan Driver

Fitur Debug IP

  • Fitur toolkit debug:
  • Informasi status penautan dan protokol
  • Kemampuan melakukan debug dasar dan lanjutan termasuk akses register PMA dan kemampuan Penglihatan Mata

Status IP

Status Pemesanan

Kode Pemesanan Tidak Diperlukan
Lihat semua Tampilkan lebih sedikit

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk