Switch Intel® FPGA IP yang Dapat Diskalakan untuk PCI Express

Switch Intel® FPGA IP yang Dapat Diskalakan untuk PCI Express adalah switch yang sepenuhnya dapat dikonfigurasi yang mengimplementasikan satu port hulu yang sepenuhnya dapat dikonfigurasi dan konektivitas hingga 64 port hilir.

Baca panduan pengguna Scalable Switch Intel® FPGA IP untuk PCI Express ›

Switch Intel® FPGA IP yang Dapat Diskalakan untuk PCI Express

Fitur

Beralih Port Upstream / Downstream

  • Konfigurasi

• PCIe 3.0 x4/x8/x16

• PCIe 4.0 x4/x8/x16

• PCIe 5.0 x4/x8/x16

  • 1 PF untuk Port Hulu / 1 PF per Port Hilir
  • Port Hulu Tunggal
  • Hingga 96 Titik Akhir Tertanam Hilir (E-EP)
  • Hingga 32 Titik Akhir Diskrit Hilir (D-EP)

Port Hilir Sakelar

  • Alokasi jumlah perangkat statis

• Mendukung penerusan ID Perutean Alternatif (ARI) untuk Port Diskrit

  • Interupsi Sinyal Pesan (MSI)
  • Kemampuan Layanan Kontrol Akses (ACS)

• Kemampuan saja (tidak ada fungsi kontrol)

  • Dukungan Hot Plug

Titik Akhir Tertanam

  • Hingga 96 perangkat endpoint tertanam (satu endpoint tertanam di belakang setiap port hilir switch)
  • Maksimum hingga 96 PF di semua titik akhir tertanam
  • Hingga 2048 VF di semua titik akhir tertanam
  • Interupsi MSI/MSI-X
  • Konfigurasi PF elastis, yang merupakan kemampuan untuk memperbarui ruang konfigurasi kapan saja
  • Kemampuan ACS

• Kemampuan saja (tidak ada fungsi kontrol)

  • Reset Level Fungsi (FLR)
  • Pelaporan Kesalahan Lanjutan (AER)
  • Virtualisasi I/O Root Tunggal (SR-IOV)
  • ID Perutean Alternatif (ARI)
  • Kemampuan VirtIO

• Kemampuan saja

• Tidak ada fungsi Akses Konfigurasi PCI VirtIO

  • Layanan Penerjemahan Alamat (ATS)
  • Petunjuk Pemrosesan TLP (TPH)

IP

  • Dukungan untuk FPGA dan SoC Agilex™ 7 serta perangkat berbasis P-Tile: FPGA dan SoC Stratix® 10 DX
  • Jumlah gate yang dioptimalkan
  • Antarmuka paket pengguna dengan, data, dan prefiks terpisah
  • Antarmuka paket pengguna menyediakan satu TLP dalam siklus apa pun untuk semua konfigurasi
  • Hingga 512 permintaan tertunda yang Tidak Diposkan (hanya inti x16)
  • Hingga 256 permintaan tertunda yang Tidak Diposkan (inti x8 dan x4)
  • Frekuensi maksimum clock PLD (coreclkout_hip) yang bergantung pada perangkat

• 500 MHz untuk perangkat Agilex™ 7, 400 MHz untuk perangkat Stratix® 10 DX

IP Status

IP Disertakan dalam Perangkat Lunak Desain Quartus Prime Kode Pemesanan
Switch Intel® FPGA IP yang Dapat Diskalakan untuk PCI Express Nomor IP-PCIESCSWTCH
Lihat semua Tampilkan lebih sedikit

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk