Serial Lite II Intel® FPGA IP Core

Serial Lite II Intel® FPGA IP Core menghadirkan cara sederhana dan mudah untuk memindahkan data dari satu titik ke titik lain secara andal dengan kecepatan tinggi. Terdiri dari rangkaian penautan hingga 16 jalur terikat dengan logika untuk memberikan sejumlah fungsi dukungan penautan dasar dan opsional. Antarmuka Atlantic* adalah akses utama untuk mengirimkan dan menerima data.

Baca panduan pengguna Serial Lite II Intel® FPGA IP core ›

Serial Lite II Intel® FPGA IP Core

Protokol Serial Lite II menghasilkan link yang sederhana untuk dibuat, menggunakan sedikit mungkin logika, dan hanya perlu sedikit upaya untuk diterapkan. Serial Lite II Intel® FPGA IP memiliki beragam fitur dan dapat diparameterisasi melalui antarmuka pengguna grafis (GUI) yang canggih.

Link yang dibuat menggunakan Serial Lite II Intel® FPGA IP core dapat beroperasi dari 622 Mbps ke 6,375 Gbps per jalur. Perangkat Intel® Arria® 10 yang menggunakan inti IP juga dapat beroperasi di atas 6,375 Gbps per jalur. Skema encoding 8B/10B dan kemampuan pemeriksaan redundansi siklik (CRC) meningkatkan keandalan penaut. Pengurangan tingkat kesalahan bit yang lebih lanjut dapat dicapai menggunakan fitur opsional retry-on-error. Kecepatan data dan ketidakcocokan penggunaan dapat ditangani menggunakan fitur opsional kontrol aliran untuk memastikan tidak ada data yang hilang.

Perhatikan bahwa rangkaian perangkat Intel® Arria® 10 dan Cyclone® V secara tidak langsung mendukung penggunaan Serial Lite II Intel® FPGA IP core di perangkat lunak Intel® Quartus® Prime. Jika desain Anda memerlukan IP core pada perangkat Intel® Arria® 10 atau Cyclone® V, hubungi perwakilan penjualan lokal Anda untuk lisensi khusus dan panduan implementasi yang mudah diikuti.

Fitur

  • Fitur lapisan fisik
  • 622 Mbps ke 6,375 Gbps per jalur (< dukungan tingkat data untuk perangkat Intel® Arria® 10)
  • Dukungan satu atau beberapa jalur (hingga 16 jalur)
  • Datapath 8 bit, 16 bit, atau 32 bit per jalur
  • Mode simetris, asimetris, satu arah/simpleks, atau siaran
  • Muatan opsional dan pengacakan/penyusunan siaga
  • Mesin status penaut yang melakukan sinkronisasi sendiri
  • Pengikatan saluran yang dapat diskalakan hingga 16 jalur
  • Operasi sinkron atau asinkron
  • Kompensasi kecepatan clock otomatis untuk penggunaan asinkron
  • +/-100 dan +/-300 bagian per juta (ppm)
  • Fitur lapisan penaut
  • Memenuhi syarat antarmuka Atlantic
  • Mendukung dua jenis paket pengguna: paket data dan paket prioritas
  • Dukungan perlindungan integritas paket opsional menggunakan CRC-32 atau CRC-16
  • Opsi retry-on-error untuk paket prioritas
  • Kontrol aliran masing-masing port (data/prioritas)
  • Ukuran paket prioritas dan data tidak terbatas
  • Opsi paket pengelolaan penaut
  • Sepenuhnya mendukung mode asimetris, satu arah, dan siaran pada kecepatan hingga 3, 125 Gbps (silakan melihat panduan pengguna)
  • Antarmuka GUI yang mudah digunakan
  • Model simulasi fungsional IP untuk digunakan dalam simulator VHDL dan Verilog HDL yang didukung Intel® FPGA

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk