DDR5/DDR4 dan LPDDR5/LPDDR4 EMIF FPGA IP

DDR4 dan DDR5 menawarkan bandwidth yang lebih tinggi dan peningkatan kinerja dibandingkan generasi sebelumnya, dengan DDR5 memberikan peningkatan lebih lanjut dalam kecepatan dan efisiensi daya. LPDDR4 dan LPDDR5 dioptimalkan untuk konsumsi daya rendah, menjadikannya ideal untuk aplikasi tertanam, dengan LPDDR5 menawarkan kecepatan data yang lebih cepat dan manajemen energi yang lebih baik. Ketika diintegrasikan dengan Altera FPGAs teknologi memori ini memungkinkan pemrosesan data yang lebih cepat dan penggunaan daya yang lebih efisien untuk berbagai aplikasi termasuk jaringan, cloud, dan edge.

Pengontrol & PHY yang Tersedia di Perangkat Keras Menawarkan Beberapa Keunggulan yang Meliputi:

  • Siklus pengembangan yang lebih singkat dan waktu peluncuran ke pasar yang lebih cepat karena penjadwalan sebelum penutupan
  • Lebih banyak sumber daya fabric logic FPGA tersedia untuk aplikasi pengguna
  • Fmax, efisiensi, dan latensi yang ditingkatkan
  • Solusi konsumsi daya rendah

Manfaatkan keunggulan ini pada perangkat Agilex™ 3, 5, dan 7, Stratix® 10 perangkat, dan Arria® 10 FPGAs di berbagai aplikasi: industri, nirkabel/kabel, penyiaran, medis, ritel, pengukuran pengujian, dan banyak lagi.

Tonton video singkat EMIF Agilex™ 5 FPGA E-Series ›

Tonton video singkat EMIF Agilex™ 5 FPGA D-Series ›

IP Disertakan dalam Perangkat Lunak Desain Quartus® Prime Kode Pemesanan
EMIF FPGA IP DDR5 dan DDR4 Ya Kode Pemesanan Tidak Diperlukan
Lihat semua Tampilkan lebih sedikit

Protokol & Fitur EMIF

Fitur

 Agilex™ 3 FPGAs

Agilex™ 5 FPGA

Agilex™ 7 FPGA Seri M

Agilex™ 7 FPGA Seri I dan F

Stratix® 10 FPGA

DDR5

 Nomor

Ya

Ya

Tidak

Nomor

LPDDR5

 Nomor

Ya

Ya

Tidak

Nomor

DDR4

 Nomor

Ya

Ya

Ya

Ya

LPDDR4

 Ya

Ya

Tidak

Nomor

Nomor

QDRIV

 Nomor

Nomor

Nomor

Ya

Ya

Lebar Antarmuka Maksimum

 X32 (LPDDR4)

X72 (DDR4)

X80 (DDR5)

X72 (DDR4)

X72 (DDR4)

Kecepatan Antarmuka Maksimum

 2133 Mbps

4667 Mbps (LPDDR5)

5600 Mbps (DDR5)

3200 Mbps

2666 Mbps

Peringkat Maksimum yang Didukung

 2

2

2

4

4
Lihat semua Tampilkan lebih sedikit

Fitur Debug

Fitur toolkit EMIF Debug termasuk kemampuan debug rendah dan lanjutan:

  • Melihat margin kalibrasi, status, penundaan pin, dan pengaturan VREF
  • Menjalankan ulang kalibrasi, pembuat traffic, dan penyetelan margin driver
  • Memperbarui setelan penundaan, dan setelan terminasi
  • Pembuat Traffic yang dapat dikonfigurasi untuk mengirim pola traffic pengujian

IP Antarmuka Memori Eksternal Dalam Tindakan Agilex™ 5 FPGA

Tonton demo tentang Antarmuka Memori Eksternal Berkecepatan Tinggi yang kami tawarkan pada perangkat Agilex 5.

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk