Pengontrol DDR dan DDR2 SDRAM dengan ALTMEMPHY Intel® FPGA IP

Pengontrol DDR dan DDR2 SDRAM dengan ALTMEMPHY Intel® FPGA Intellectual Property (IP) memberikan antarmuka sederhana untuk DDR SDRAM dan DDR2 SDRAM standar industri. Pengontrol DDR dan DDR2 SDRAM dengan ALTMEMPHY Intel® FPGA IP core bekerja bersama dengan fungsi IP antarmuka fisik ALTMEMPHY. Pengontrol menawarkan antarmuka half-rate dan antarmuka full-rate untuk logika aplikasi pelanggan. Untuk dukungan perangkat yang tepat, lihat panduan pengguna.

Baca panduan pengguna Pengantar ALTMEMPHY IP ›

Pengontrol DDR dan DDR2 SDRAM dengan ALTMEMPHY Intel® FPGA IP

Editor parameter menghasilkan contoh desain, melakukan instansiasi phase-locked loop (PLL), contoh driver, variasi kustom pengontrol DDR atau DDR2 SDRAM, dan delay-locked loop (DLL) (hanya untuk seri Intel® Stratix® FPGA). Contoh desain adalah desain berfungsi penuh yang dapat disimulasikan, disintesis, dan digunakan dalam perangkat keras. Contoh driver adalah modul uji mandiri yang mengeluarkan perintah baca dan tulis ke pengontrol dan memeriksa data baca untuk menghasilkan sinyal lulus/gagal dan pengujian selesai.

Fitur

  • Arsitektur fleksibel
  • Mendukung perangkat dan modul DDR/DDR2 SDRAM standar industri
  • Menciptakan solusi DDR/DDR2 lengkap dengan memasang ke antarmuka fisik ALTMEMPHY Intel® FPGA IP
  • Kaya fitur
  • Memberikan antarmuka logika aplikasi full-rate
  • Memiliki fungsi kode koreksi kesalahan (ECC) terintegrasi
  • Menawarkan refresh opsional yang dikontrol pengguna
  • Mendukung pra-pengisian otomatis
  • Mendukung mode refresh mandiri dan daya mati
  • Kemudahan penggunaan
  • Mendukung IP Platform Designer (sebelumnya Qsys)
  • Menawarkan antarmuka lokal Avalon Memory-Mapped
  • Mencakup editor parameter
  • Memberikan dukungan untuk Intel® FPGA IP Evaluation Mode

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit
Bandingkan Produk