Pengontrol QDR II SRAM Intel FPGA IP dioptimalkan untuk FPGA seri Stratix® dan Cyclone® IV. Fitur canggih yang tersedia dalam perangkat ini memungkinkan Anda untuk melakukan antarmuka langsung ke perangkat QDR II SRAM.
Desain contoh yang dihasilkan Toolbench IP membuat instans phase-locked loop (PLL), loop penguncian tertunda opsional (hanya untuk Stratix II FPGAs), driver contoh, dan variasi kustom Pengontrol QDR II SRAM Anda. Desain contoh ini adalah desain contoh yang sepenuhnya fungsional yang dapat disimulasikan, disintesis, dan digunakan dalam perangkat keras. Contoh driver adalah modul uji mandiri yang mengeluarkan perintah baca dan tulis ke pengontrol dan memeriksa data baca untuk menghasilkan sinyal lulus/gagal dan pengujian selesai. Anda dapat mengganti logika kontrol yang dienkripsi Pengontrol QDR II SRAM dalam contoh desain dengan logika kustom Anda sendiri, yang memungkinkan Anda untuk menggunakan sinkronisasi ulang teks jelas Intel FPGA serta datapath dan logika jalur dengan logika kontrol Anda sendiri.
IP ini disertakan dalam IP Base Suite yang dipaketkan dengan Perangkat Lunak Intel® Quartus® Prime Edisi Standard dan Pro.