Fungsi Pengontrol QDR II SRAM Intel® FPGA IP

Pengontrol QDR II SRAM Intel FPGA IP memberikan antarmuka yang mudah digunakan ke modul QDR II SRAM dan QDR II+ SRAM. Pengontrol QDR II SRAM memastikan bahwa penempatan dan pengaturan waktu sesuai dengan spesifikasi QDR II. Antarmuka lokal pengontrol QDR II SRAM kompatibel dengan antarmuka yang Dipetakan Memori Intel FPGA Avalon®, untuk kemudahan integrasi ke dalam Intel Qsys IP.

Baca panduan pengguna Pengontrol SRAM QDRII Fungsi MegaCore ›

Fungsi Pengontrol QDR II SRAM Intel® FPGA IP

Pengontrol QDR II SRAM Intel FPGA IP dioptimalkan untuk FPGA seri Stratix® dan Cyclone® IV. Fitur canggih yang tersedia dalam perangkat ini memungkinkan Anda untuk melakukan antarmuka langsung ke perangkat QDR II SRAM.

Desain contoh yang dihasilkan Toolbench IP membuat instans phase-locked loop (PLL), loop penguncian tertunda opsional (hanya untuk Stratix II FPGAs), driver contoh, dan variasi kustom Pengontrol QDR II SRAM Anda. Desain contoh ini adalah desain contoh yang sepenuhnya fungsional yang dapat disimulasikan, disintesis, dan digunakan dalam perangkat keras. Contoh driver adalah modul uji mandiri yang mengeluarkan perintah baca dan tulis ke pengontrol dan memeriksa data baca untuk menghasilkan sinyal lulus/gagal dan pengujian selesai. Anda dapat mengganti logika kontrol yang dienkripsi Pengontrol QDR II SRAM dalam contoh desain dengan logika kustom Anda sendiri, yang memungkinkan Anda untuk menggunakan sinkronisasi ulang teks jelas Intel FPGA serta datapath dan logika jalur dengan logika kontrol Anda sendiri.

IP ini disertakan dalam IP Base Suite yang dipaketkan dengan Perangkat Lunak Intel® Quartus® Prime Edisi Standard dan Pro.

Fitur

  • Dukungan untuk QDR II dan QDR II+ SRAM
  • Dukungan untuk rentetan dua dan empat jenis memori
  • Dukungan untuk antarmuka QDR II SRAM 8 bit, 18 bit, dan 36 bit
  • Desain yang fleksibel dan tangguh
  • Dukungan untuk dua kali dan empat kali lebar data di sisi lokal (empat kali hanya untuk empat rentetan)
  • Penggabungan otomatis dari pembacaan dan penulisan berurutan (hanya mode lebar bus lokal yang sempit)
  • Model simulasi fungsional kekayaan intelektual (IP) untuk digunakan dalam simulator VHDL dan Verilog HDL yang didukung oleh Intel
  • Desain antarmuka dan contoh Toolbench IP yang mudah digunakan
  • Dukungan untuk Intel FPGA IP evaluation mode

Sumber Daya Tambahan

Cari IP

Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.

Dukungan Teknis

Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.

Evaluasi dan Pembelian IP

Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.

IP Base Suite

Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.

Contoh Desain

Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.

Hubungi Staf Penjualan

Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.

Tampilkan lebih banyak Tampilkan lebih sedikit

Intel dan Quartus adalah merek dagang dari Intel Corporation atau anak perusahaannya di A.S. dan/atau negara lainnya.

Bandingkan Produk