Intel® Stratix® 10 SX SoC FPGA
Intel® Stratix® 10 SoC FPGA menggabungkan sistem prosesor keras ARM* Cortex*–A53 MPCore* empat inti dengan Arsitektur Intel® Hyperflex™ FPGA yang revolusioner untuk menghadirkan performa tertanam, efisiensi daya, densitas, dan integrasi sistem yang diperlukan untuk aplikasi tertanam.
Lihat juga: Perangkat Lunak Desain FPGA, Toko Desain, Unduhan, Komunitas, dan Dukungan
Intel® Stratix® 10 SX SoC FPGA
Fitur dan Keunggulan
Mencapai Integrasi Sistem Tingkat Tinggi
Intel® Stratix® 10 SoC FPGA memberdayakan USR dalam ekosistem ARM*. Arsitektur 64-bit generasi berikutnya dari ARM (ARMv8) memungkinkan virtualisasi perangkat keras, kemampuan manajemen dan pemantauan sistem, serta pra-pemrosesan akselerasi. Prosesor ARM* Cortex-A53* mendukung mode eksekusi 32-bit dan paket dukungan papan untuk sistem operasi populer termasuk Linux*, Wind River's VxWorks*, Micrium's uC/OS-II* dan uC/OS-III*, dan banyak lagi.
Mencapai Produktivitas Desainer Tinggi dengan Perangkat Lunak Desain FPGA dan SoC FPGA yang Dioptimalkan
Mesin baru yang dioptimalkan untuk beberapa juta elemen logika (LE) FPGA memberikan penurunan yang signifikan dalam iterasi desain, Platform Virtual Intel® Stratix® 10 SoC FPGA memungkinkan pengembangan dan verifikasi perangkat lunak dini, serta entri desain berbasis C menggunakan Intel® FPGA SDK untuk OpenCL™, menawarkan lingkungan desain yang mudah untuk diterapkan pada SoC FPGA. Debug heterogen, pemrofilan, dan visualisasi chip keseluruhan dengan Intel® FPGA SoC FPGA Embedded Development Suite (EDS) yang memiliki ARM* Development Studio 5* (DS-5*) Intel® SoC FPGA Edition Toolkit.
Diagram Blok FPGA SoC Intel® Stratix® 10 SoC
HPS: Sistem Prosesor Keras ARM* Cortex*-A53 Quad-core
SDM: Manajer Perangkat Aman
EMIB: Jembatan Interkoneksi Multi-Die Tertanam
Fitur |
Deskripsi |
|---|---|
Prosesor |
Kluster prosesor ARM* Cortex*–A53 MPCore* quad-core hingga 1,5 GHz |
Koprosesor |
Vector floating-point unit (VFPU) presisi tunggal dan ganda, mesin pemrosesan media ARM* Neon* untuk setiap prosesor |
Cache Tingkat 1 |
Cache instruksi L1 32 KB dengan paritas, cache data L1 32 KB dengan kode koreksi kesalahan (ECC) |
Level 2 Cache |
Cache L2 bersama 1 MB KB dengan ECC |
Memori Di Chip |
RAM on-chip 256 KB |
Unit Pengelolaan Memori Sistem |
Unit Pengelolaan Memori Sistem memungkinkan model memori terpadu dan memperluas virtualisasi perangkat keras menjadi periferal yang diimplementasikan dalam fabric FPGA |
Unit Koherensi Cache |
Memberikan koherensi satu arah (I/O) yang memungkinkan mater CCU untuk melihat memori koheren dari CPU ARM* Cortex*–A53 MPCore* |
Pengontrol Direct Memory Access (DMA) |
Akses memori langsung/direct memory access (DMA) 8 saluran |
Ethernet Media Access Controller (EMAC) |
3X 10/100/1000 EMAC dengan DMA terintegrasi |
Pengontrol USB On-The-Go (OTG) |
2X USB OTG dengan DMA terintegrasi |
Pengontrol UART |
2X UART yang sesuai 16550 |
Pengontrol Antarmuka Periferal Serial/Serial Peripheral Interface (SPI) |
4X SPI |
Pengontrol I2C |
5X I2C |
Pengontrol SD/SDIO/MMC |
1X eMMC 4.5 dengan dukungan DMA dan CE-ATA |
Pengontrol Flash NAND |
1X ONFI 1.0 atau lebih baru yang mendukung 8 dan 16 |
General-Purpose I/O (GPIO) |
Maksimum 48 GPIO yang dapat diprogram perangkat lunak |
| Timer | 4X timer tujuan umum, 4X timer watchdog |
| Pengelola Sistem | Berisi register kontrol dan status memori yang dipetakan untuk mengontrol fungsi tingkat sistem dan modul HPS lainnya |
| Pengelola Pengaturan Ulang | Mengatur ulang sinyal berdasarkan permintaan pengaturan ulang dari sumber dalam fabric HPS dan FPGA, serta menulis perangkat lunak ke register kontrol pengaturan ulang modul |
| Manager Clock | Memberikan kontrol clock yang dapat diprogram perangkat lunak untuk mengonfigurasi semua clock yang dihasilkan dalam HPS |
Ecosystem
Intel® SoC FPGA berbasis prosesor ARM* dan memiliki kekuatan ekosistem ARM. Intel, mitra ekosistem kami, dan komunitas pengguna Intel® SoC FPGA memberikan beragam opsi untuk memenuhi kebutuhan pengembangan SoC FPGA Anda.
Video
Transiver 28G
Dalam video ini, kita melihat arsitektur transceiver unik dari Intel® Stratix® 10 FPGA. Lihat transiver H-Tile yang terhubung melalui teknologi EMIB Intel dan beroperasi pada performa backplane 28 Gbps.
Arsitektur Intel® Hyperflex™ FPGA
Arsitektur Intel® Hyperflex ™ FPGA di perangkat Intel® Stratix® 10 memberikan 2X performa Fmax.1 Video ini menunjukkan perbandingan secara berdampingan dari desain asli dan desain yang Sangat Dioptimalkan.
DMA PCIe* Gen3 dan SDRAM DDR4
Perangkat Intel® Stratix® 10, yang mencakup PCI Express* (PCIe*) dan blok kekayaan intelektual (IP) keras pengontrol memori, yang dikombinasikan dengan antarmuka memori yang dipetakan Avalon® dan fungsi akses memori langsung/direct memory access (DMA) untuk membuat desain referensi yang berperforma tinggi.
Laporan Resmi
Sumber Daya Tambahan
Jelajahi konten lainnya terkait perangkat Altera® FPGA seperti board pengembangan, kekayaan intelektual, dukungan, dan banyak lagi.
Sumber Daya Dukungan
Pusat sumber daya untuk pelatihan, dokumentasi, pengunduhan, alat bantu, dan opsi dukungan.
Board Pengembangan
Mulai dengan FPGA kami dan akselerasikan waktu peluncuran ke pasar dengan perangkat keras dan desain yang divalidasi Altera.
Hak Kekayaan Intelektual
Persingkat siklus desain Anda dengan portofolio luas inti IP dan desain referensi yang divalidasi Altera.
Perangkat Lunak Desain FPGA
Jelajahi Perangkat Lunak Quartus Prime dan serangkain perangkat pendukung produktivitas kami untuk membantu Anda menyelesaikan desain perangkat keras dan perangkat lunak dengan cepat.
Hubungi Staf Penjualan
Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.
Tempat Pembelian
Hubungi Distributor Resmi Altera® hari ini.
Informasi Produk dan Kinerja
Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.co.id/benchmarks.