Intel® Stratix® 10 FPGA dan SoC FPGA
Intel® Stratix® 10 FPGA dan SoC FPGA memberikan keunggulan inovatif dalam performa, efisiensi daya, kepadatan, dan integrasi sistem. Menampilkan Arsitektur Intel® Hyperflex™ FPGA yang revolusioner dan dibangun dengan menggabungkan teknologi Embedded Multi-Die Interconnect Bridge (EMIB) Intel yang telah dipatenkan, Advanced Interface Bus (AIB), dan portofolio chiplet yang terus berkembang, perangkat Intel® Stratix® 10 memberikan peningkatan kinerja hingga 2X lipat dari FPGA generasi sebelumnya yang berkinerja tinggi.1.
Lihat juga: Perangkat Lunak Desain FPGA, Toko Desain, Unduhan, Komunitas, dan Dukungan
Intel® Stratix® 10 FPGA dan SoC FPGA
Arsitektur Intel® Hyperflex™ FPGA
Untuk mengatasi tantangan yang dihadirkan oleh sistem generasi berikutnya, Intel® Stratix® 10 FPGA dan SoC menampilkan Arsitektur Intel® Hyperflex ™ FPGA yang baru, yang memberikan performa frekuensi clock 2X lebih tinggi dan daya hingga 70% lebih rendah dibandingkan dengan FPGA generasi sebelumnya, FPGA kelas atas.2.
Manfaat
Throughput yang Lebih Tinggi
Memanfaatkan performa frekuensi clock 2X inti untuk memperoleh terobosan throughput.
Fungsi Desain yang Lebih Besar
Menggunakan frekuensi clock yang lebih tinggi untuk mengurangi lebar bus serta mengurangi ukuran kekayaan intelektual (IP), membebaskan sumber daya FPGA tambahan untuk menambah fungsi yang lebih banyak.
Efisiensi Daya yang Ditingkatkan
Menggunakan ukuran IP yang lebih kecil—yang mungkin dilakukan menggunakan Arsitektur Intel® Hyperflex™ FPGA—untuk mengkonsolidasi desain yang mencakup beberapa perangkat menjadi satu perangkat, sehingga menghemat daya hingga 70% dibandingkan perangkat generasi sebelumnya.
Produktivitas Desainer yang Ditingkatkan
Meningkatkan performa dengan lebih sedikit kemacetan perutean dan lebih sedikit iterasi desain menggunakan alat desain Hyper-Aware.
Arsitektur Intel® Hyperflex™ FPGA memperkenalkan register tambahan yang dapat dilewati di mana saja di seluruh struktur FPGA. Register tambahan ini, yang disebut Hyper-Register, tersedia di setiap segmen perutean interkoneksi dan pada input semua blok fungsional. Hyper-Register memungkinkan tiga teknik desain utama untuk mendapatkan 2X peningkatan performa inti:
- Hyper-Retiming yang terperinci untuk menghilangkan jalur penting.
- Hyper-Pipelining tanpa latensi untuk menghilangkan penundaan perutean.
- Hyper-Optimization fleksibel untuk mencapai performa terbaik.
Ketika Anda menggunakan teknik ini dalam desain Anda, alat desain Hyper-Aware secara otomatis menggunakan Hyper-Register untuk mencapai frekuensi clock inti maksimum.
Arsitektur Intel® Hyperflex™ FPGA pada perangkat Intel® Stratix® 10
Pelajari bagaimana inovasi Arsitektur Intel® Hyperflex™ FPGA membantu desainer mendapatkan sasaran performa mereka.
Pelajari bagaimana inovasi perangkat lunak desain Arsitektur Intel® Hyperflex™ FPGA mengurangi iterasi dan meningkatkan produktivitas desainer untuk waktu pemasaran yang cepat.
Optimalkan Desain dengan Arsitektur Intel® Hyperflex™ FPGA
Arsitektur Intel® Hyperflex™ FPGA memungkinkan tiga teknik desain utama untuk mendapatkan performa 2X: Hyper-Retiming, Hyper-Pipelining, dan Hyper-Optimization. Baca Buku Panduan Desain perangkat Intel® Stratix® 10 Performa Tinggi untuk mempelajari cara menggabungkan teknik optimasi performa ini guna mencapai frekuensi clock tertinggi pada perangkat Intel® Stratix® 10.
Unduh Buku Panduan Desain Intel® Stratix® 10 Performa Tinggi ›
Mulai Mendesain dengan Arsitektur Intel® Hyperflex™ FPGA Sekarang
Arsitektur Intel® Hyperflex™ FPGA memanfaatkan alur desain Hyper-Aware. Alur ini menggabungkan fitur Fast Forward Compile inovatif yang memungkinkan desainer untuk melakukan eksplorasi performa desain dengan cepat dan mendapatkan tingkat performa terobosan.
Fitur Fast Forward Compile tersedia sekarang, sehingga Anda dapat mulai mendesain dengan Arsitektur Intel® Hyperflex™ FPGA untuk perangkat Intel® Stratix® 10. Hubungi perwakilan staf penjualan Anda untuk mendapatkan lisensi.
Hubungi perwakilan staf penjualan lokal Anda tentang mengevaluasi fitur Fast Forward Compile.
Tonton Video Demo Fitur Fast Forward Compile
Tonton video demo ini tentang fitur Fast Forward Compile untuk desain perangkat Intel® Stratix® 10. Video ini menunjukkan kepada Anda bagaimana fitur Fast Forward Compile memberikan kemampuan eksplorasi performa yang inovatif dan menerapkan tiga optimasi desain utama untuk Arsitektur Intel® Hyperflex™ FPGA, termasuk.
- Cara untuk mengatasi batasan retiming untuk memungkinkan Hyper-Retiming.
- Cara untuk mengoptimalkan desain untuk mengimplementasikan Hyper-Pipelining.
- Cara untuk mengidentifikasi dan mengatasi bottleneck performa untuk Hyper-Optimization.
Temukan Pelatihan tentang Arsitektur Intel® Hyperflex™ FPGA
Intel menawarkan pelatihan yang dipandu instruktur dan kursus pelatihan online yang membahas tentang teknik optimasi desain untuk mengekstrak performa maksimum dari desain Anda menggunakan Arsitektur Intel® Hyperflex™ FPGA.
Integrasi System-In-Package 3D Heterogen
Intel® Stratix® 10 FPGA dan SoC memanfaatkan teknologi system-in-package (SiP) 3D heterogen untuk mengintegrasikan fabric inti FPGA monolitik dengan tile transiver SiP 3D dan komponen tingkat lanjut lainnya dalam satu paket.
Solusi yang Fleksibel dan Dapat Diskalakan
Integrasi SiP 3D heterogen memungkinkan jalur yang fleksibel dan dapat diskalakan untuk menghadirkan beberapa varian produk yang menggabungkan node proses dan/atau fungsionalitas secara efektif dalam satu paket.
Memadukan Node Fungsionalitas dan Proses
Integrasi SiP 3D heterogen memungkinkan sejumlah keuntungan tingkat sistem yang besar, mencakup:
Performa Tinggi
Integrasi heterogen memberikan jalur untuk mengintegrasikan kemampuan antarmuka bandwidth yang lebih tinggi untuk memenuhi kebutuhan sistem 400-Gigabit hingga 1-Terabit.
Berdaya Rendah
Dibandingkan komponen terpisah pada PCB, integrasi heterogen mengurangi jumlah daya yang digunakan untuk mengoperasikan interkoneksi yang panjang guna memberikan solusi daya yang lebih rendah secara keseluruhan.
Faktor Bentuk yang Lebih Kecil
Dengan mengintegrasikan komponen terpisah ke dalam satu paket, ukuran solusi keseluruhan dapat dikurangi secara signifikan termasuk area board yang lebih kecil menggunakan perutean.
Pelajari lebih lanjut tentang Integrasi SiP 3D Heterogen
Unduh laporan resmi ini untuk mempelajari lebih lanjut tentang bagaimana Intel® Stratix® 10 dan SoC FPGA memanfaatkan integrasi SiP 3D heterogen untuk menghadirkan terobosan performa, daya, dan faktor bentuk sekaligus memberikan skalabilitas dan fleksibilitas yang lebih baik. Selain itu, mempelajari bagaimana teknologi EMIB Intel menghadirkan solusi superior untuk integrasi multidie.
Intel EMIB Packaging Technology untuk Perangkat Intel® Stratix® 10
Teknologi Embedded Multi-Die Interconnect Bridge (EMIB) dari Intel yang dipatenkan memungkinkan integrasi dalam paket komponen kritis sistem yang efektif, seperti analog, memori, ASIC, CPU, dan sebagainya. Teknologi EMIB menawarkan alur manufaktur yang lebih sederhana, dibandingkan dengan teknologi integrasi dalam paket lainnya. Selain itu, EMIB menghilangkan kebutuhan untuk menggunakan kebutuhan melalui vias silikon/through silicon vias (TSV) dan silikon interposer khusus memungkinkan solusi yang menawarkan performa yang lebih tinggi, kompleksitas yang lebih rendah, serta sinyal yang unggul dan integritas daya. EMIB menggunakan chip silikon kecil yang tertanam dalam substrat untuk memberikan interkoneksi dengan densitas ultratinggi antardie. Rakitan Flip Chip standar menghubungkan daya dan sinyal pengguna dari chip ke bola paket. Pendekatan ini meminimalkan interferensi dari gangguan peralihan inti dan crosstalk untuk menghadirkan integritas daya dan sinyal yang unggul.
Untuk detail mengenai implementasi spesifik teknologi ini pada rangkaian perangkat Intel® Stratix® 10 yang akan datang, lihat bagian Transiver.
Transceiver
Intel® Stratix® 10 FPGA dan SoC FPGA menghadirkan teknologi transiver era baru dengan pengenalan transiver system-in-package (SiP) 3D heterogen yang inovatif. Tile transiver dikombinasikan dengan fabric inti yang dapat diprogram monilitik menggunakan integrasi system-in-package untuk mengatasi tuntutan bandwidth sistem yang semakin meningkat di seluruh segmen pasar. Tile transiver memungkinkan FPGA jumlah saluran transiver tertinggi tanpa mengorbankan kemudahan penggunaan.
Fitur |
Varian Tile Transiver |
|||
---|---|---|---|---|
L-Tile (17,4 G) PCIe* Gen3x16 |
H-Tile (28,3 G) PCIe* Gen3x16 |
E-Tile (30 G/58 G) 4x100 GE |
P-Tile (16 G) kata sandi |
|
Varian Perangkat Intel® Stratix® 10 | GX, SX | GX, SX, TX, MX | TX, MX | DX |
Transiver Maksimum per Tile* | 24 | 24 | 24 | 20 |
Kecepatan Data Chip-to-Chip Maksimum (NRZ/PAM4) | 17,4 Gbps/- | 28,3 Gbps/- | 28,9 Gbps/57,8 Gbps | 16 GT/s/- |
Kecepatan Data Bidang Belakang Maksimum (NRZ / PAM4) | 12,5 Gbps/- | 28,3 Gbps/- | 28,9 Gbps/57,8 Gbps | 16 GT/s/- |
Kehilangan Penyisipan pada Kecepatan Data Maksimum | Hingga 18 dB | Hingga 30 dB | Hingga 35 dB | Lihat spesifikasi dan kondisi PCIe* Gen4 dan UPI |
IP keras | PCIe* Gen1, 2, dan3 dengan dukungan jalur x1, x4, x8, dan x16 10G Fire Code FEC Hard IP |
PCIe* Gen1, 2, dan 3 dengan jalur x1, x4, x8, dan x16 SR-IOV dengan 4 Fungsi fisik dan 2K Fungsi virtual 10G Fire Code FEC Hard IP |
10/25/100 GbE MAC dengan RS-FEC dan KP-FEC | Intel® Ultra Path Interconnect (Intel® UPI) PCIe* Gen1, 2, 3, dan 4 dengan jalur 1x, x4, x8, dan x16 SR-IOV dengan 8 Fungsi fisik 2048 Fungsi virtual Pencabangan port mendukung hingga 2x8 Endpoint atau 4x4 rootport Fitur bypas Lapisan Transaksi/Transaction Layer (TL) Inisiasi Konfigurasi melalui Protokol/Configuration via Protocol (CvP) Mode otonom VirtIO IOV yang dapat diskalakan Memori virtual bersama |
*Lihat Tabel Produk perangkat Intel® Stratix® 10 untuk jumlah pasti transiver yang tersedia dalam perangkat & kombinasi paket. |
Keunggulan SiP 3D Heterogen
Performa yang Belum Pernah Ada Sebelumnya
- Perangkat Intel® Stratix® 10 GX dan SX mendukung kecepatan data hingga 28,3 Gbps, memungkinkan protokol umum.
- Perangkat Intel® Stratix® 10 TX dan MX mendukung kecepatan data hingga 57.8 Gbps, memungkinkan protokol umum dan protokol masa depan termasuk dukungan PAM4.
- Perangkat Intel® Stratix® 10 DX mendukung kecepatan data PCIe* hingga 16 GT/s per jalur dan kecepatan data UPI hingga 11,2 GT/s, memungkinkan koneksi umum dan koheren ke proses Intel® Xeon® yang dapat diskalakan tertentu di masa depan.
Rangkaian dengan Jumlah Transiver Tertinggi
- Hingga 144 saluran full duplex.
- Hingga 6 instans PCI Express* (PCIe*) Gen3 dengan x16 IP keras.
- Hingga 4 instans PCI Express* (PCIe*) Gen4 dengan x16 IP keras (P-Tile).
- Hingga 3 instans IP keras Intel® Ultra Path Interconnect (Intel® UPI).
- IP keras mendukungL 100GE MAC and PHY, RS-FEC.
Fleksibilitas dan Skalabilitas
- Empat tile transiver berbeda yang dapat mengatasi kebutuhan protokol saat ini dan di masa depan.
- Transiver mode dual-mode memungkinkan peralihan antara modulasi PAM4 dan NRZ.
- Memori DRAM HBM2 dalam paket hingga 16 GB pada 512 Gbps.
Kemudahan Penggunaan
- Continuous time-linear equalization (CTLE) adaptif dan decision feedback equalization (DFE) adaptif mengatasi kebutuhan aplikasi dengan jangkauan jauh.
- Precision Signal Integrity Calibration Engine (PreSICE).
- physical coding sublayer (PCS) dan physical medium attachment (PMA) dengan kemampuan konfigurasi ulang yang dinamis.
Interkoneksi ke CPUs, ASIC, dan ASSP
Menarget aplikasi akselerasi performa tinggi, yang semakin banyak digunakan dalam Pusat Data, Jaringan, Komputasi Cloud, serta Pengujian & Pengukuran pasar, Intel® Stratix® 10 DX FPGA dilengkapi blok kekayaan intelektual keras dan lunak yang mendukung antarmuka UPI dan PCIe* Gen4.
Antarmuka koheren rendah latensi dan berperforma tinggi dapat dicapai ketika menghubungkan FPGA ke prosesor Intel® Xeon® yang Dapat Diskalakan melalui Intel® Ultra Path Interconnect (Intel® UPI), sementara antarmuka nonkoheren memanfaatkan perangkat yang mendukung PCI Express* (PCIe*) Gen4.
Fitur mendetail Intel® Stratix® 10 FPGA dan solusi interkoneksi SoC:
- Blok kekayaan intelektual Intel UPI keras dalam perangkat Intel® Stratix® 10, mendukung Cache Agent, dan Home Agent soft IP.
- Blok kekayaan intelektual PCI Express Gen4 x16 keras, dengan fitur seperti mode bifurkasi Endpoint dan Root Port, dukungan virtualisasi untuk Single-Root I/O virtualization (SR-IOV), Virtual I/O device (VIRTIO), Intel® Scalable I/O Virtualization (Intel® Scalable IOV), dan mode bypass Transaction Layer.
Antarmuka Memori Eksternal
Perangkat Intel® Stratix® 10 memberikan dukungan antarmuka memori, termasuk antarmuka serial dan paralel.
Antarmuka Memori Paralel
Perangkat Intel® Stratix® 10 menawarkan dukungan memori paralel hingga 2.666 Mbps untuk DDR4 SDRAM dan mendukung berbagai protokol lain yang ditunjukkan di bawah ini.
- Pengontrol memori keras menghadirkan performa tinggi dengan konsumsi daya rendah termasuk dukungan untuk:
- DDR4.
- DDR3 / DDR3L.
- LPDDR3.
- Dukungan pengontrol lunak menghadirkan fleksibilitas untuk mendukung berbagai antarmuka memori, seperti:
- RLDRAM 3.
- QDR II+ / QDR II + Xtreme / QDR IV.
- Memori persisten Intel® Optane™ DC tertentu.
Pelajari Lebih Lanjut
Manajer Perangkat Aman
Rangkaian perangkat Intel® Stratix® 10 memperkenalkan Pengelola Perangkat Aman/Secure Device Manager (SDM) yang tersedia di semua varian densitas dan rangkaian perangkat. Bertindak sebagai pusat komando pusat untuk seluruh FPGA, Pengelola Perangkat Aman mengontrol operasi utama, seperti konfigurasi, keamanan perangkat, respons single event upset (SEU), dan pengelolaan daya. Pengelola Perangkat Aman membuat sistem pengelolaan yang aman dan terpadu untuk seluruh perangkat, termasuk fabric FPGA, sistem prosesor keras (HPS) dalam SoC, blok IP keras tertanam, dan blok I/O.
Layanan Utama yang Disediakan oleh SDM
Konfigurasi
- Mengelola startup perangkat dalam mode pengguna.
- Mendukung pemuatan data konfigurasi pengguna.
- Konfigurasi dekompresi bitstream.
Keamanan
- Autentikasi dan otorisasi bitstream.
- Dekripsi bitstream.
- Penyediaan kunci dan penyimpanan bitstream aman.
- Pemantauan pengubahan.
Single-Event Upset (SEU)
- Deteksi dan koreksi SEU.
Manajemen Daya
- Mengelola operasi ID Tegangan Pintar.
- Memantau catu daya kritis.
Mengamankan Keunggulan Utama Pengelola Perangkat
Proses Boot yang Dapat Dikonfigurasi Pengguna
Dengan prosesor khusus yang mengelola konfigurasi, pengguna Intel® Stratix® 10 FPGA dapat mengontrol urutan konfigurasi dari logika inti dalam FPGA dan SoC. Anda juga dapat memilih apakah desain FPGA atau aplikasi prosesor boot terlebih dahulu, dan apakah sistem pertama mengelola kontrol konfigurasi dari sistem kedua. Pengelola Perangkat Aman memungkinkan fleksibilitas yang lebih luas dan kontrol konfigurasi yang dipilih pengguna dibandingkan FPGA dan SoC generasi sebelumnya.
Respons User-Scripted ke SEU dan Deteksi Perubahan
Anda dapat mengontrol respons FPGA dan SoC ke SEU dan deteksi perubahan, menggunakan prosesor khusus dalam Pengelola Perangkat Aman. Perangkat Intel® Stratix® 10 juga mendukung erasure perangkat user-scripted, di mana nolisasi data reaktif bertindak sebagai respons keamanan.
Physically Unclonable Function untuk Perlindungan Kunci
Perangkat Intel® Stratix® 10 menerapkan Tidak Dapat Diklona secara Fisik/Physically Unclonable Function (PUF) yang memberikan keamanan terkemuka di industri untuk perlindungan kunci enkripsi bitstream.
Perlindungan Antiperubahan
Perangkat Intel® Stratix® 10 mencakup sensor suhu on-chip dan pemantau jalur tegangan perangkat untuk mendeteksi serangan perubahan pada FPGA atau SoC. Selain itu, prosesor aman dalam Pengelola Perangkat Aman memungkinkan Anda untuk memperbarui proses konfigurasi. Anda dapat menerapkan urutan konfigurasi yang berbeda atau proses enkripsi yang diperbarui dalam bidang jika proses konfigurasi tertentu dianggap tidak efisien terhadap profil ancaman.
Skema Pengelolaan Kunci Tingkat Lanjut
Perangkat Intel® Stratix® 10 mendukung skema otorisasi dan autentikasi kunci asimetris yang kompleks. Anda dapat menggunakan beberapa kunci untuk mengautentikasi bagian bitstream, dan Anda dapat menggunakan kunci yang berbeda untuk mengautentikasi bitstream yang berbeda atau bagian bitstream. Anda dapat mengontrol izin kunci masuk yang diizinkan, serta membatalkan dan mengganti kunci masuk.
Perangkat Intel® Stratix® 10 menerapkan skema enkripsi bitstream canggih yang meminimalkan jumlah data yang dienkripsi oleh satu kunci. Anda dapat memilih untuk mengenkripsi bagian bitstream dengan kunci yang berbeda atau mengaktifkan mode pembaruan kunci yang secara otomatis mengganti kunci enkripsi dalam setiap bagian bitstream.
Pengelolaan Perangkat Tingkat Lanjut
Pengguna dan kemampuan autentikasi perintah Pengelola Perangkat Aman juga memungkinkan kelas fungsi pemeliharaan perangkat yang sepenuhnya baru untuk rangkaian perangkat Intel® Stratix® 10. Fungsi ini mencakup:
- Pembaruan jarak jauh aman (diautentikasi).
- Otorisasi materi retur/return material authorization (RMA) perangkat yang aman tanpa mengungkap kunci pengguna.
- Kode prosesor ARM dan debug desain yang aman.
- Pengelolaan kunci aman.
Pemrosesan Sinyal Digital (DSP)
Dengan perangkat Intel® Stratix® 10, desain pemrosesan sinyal digital (DSP) dapat mencapai operasi titik ambang hingga 10 tera floating point operations per second (TFLOPS) dari operasi titik ambang presisi tunggal IEEE 754. Tingkat throughput komputasional yang belum pernah ada sebelumnya ini mungkin dicapai dengan operator titik ambang yang diperkuat dalam setiap blok DSP. Ini awalnya diperkenalkan dalam rangkaian perangkat Intel® Arria® 10 dan kini diperluas untuk memberikan throughput yang jauh lebih besar dalam Intel® Stratix® 10 FPGA dan SoC. Baca backgrounder Intel® Stratix® 10 FPGA dan SoC DSP.
Blok DSP Perangkat Intel® Stratix® 10
Performa yang Belum Pernah Ada Sebelumnya
Perangkat Intel® Stratix® 10 menghadirkan hingga 23 TMAC performa titik tetap dan hingga 10 TFLOP performa titik ambang presisi tunggal IEEE-754.
Performa Terobosan per Efisiensi Watt
Selain performa yang tinggi, perangkat Intel® Stratix® 10 dapat mencapai efisiensi daya hingga 80 GFLOPS/Watt. Tingkat efisiensi daya titik ambang ini adalah inovasi yang signifikan untuk industri pemrosesan titik ambang yang menghadirkan performa dengan sedikit daya elemen komputasi alternatif.
Entri Desain yang Dioptimalkan dan Diintegrasikan
Dirancang dengan operasi titik ambang dapat dicapai melalui sejumlah alur desain seperti:
- Inti Intel® FPGA IP.
- Alur desain berbasis model DSP Builder for Intel® FPGAs.
- Alur desain berbasis C OpenCL*.
- Templat HDL dalam HDL Verilog dan VHDL.
Blok Tensor AI
Dengan menggunakan Intel® Stratix® 10 NX FPGA, desain akselerasi AI dapat mencapai hingga 143 INT8 / Block Floating Point 16 (Block FP16) TOPS / TFLOPS pada ~ 1 TOPS / W atau 286 INT4 / Block Floating Point 12 (Block FP12) TOPS / TFLOPS pada ~ 2 TOPS / W . Throughput komputasional ini mungkin dilakukan dengan blok komputasi jenis baru yang dioptimalkan AI yang disebut AI Tensor Block. Arsitektur AI Tensor Block yang memiliki tiga unit produk dot, masing-masing memiliki sepuluh multiplier dan sepuluh akumulator, dengan total 30 multiplier dan 30 akumulator di setiap blok. Arsitektur AI Tensor Block disetel untuk perkalian matriks-matriks atau vektor-matriks umum yang digunakan dalam berbagai komputasi AI, dengan kemampuan yang dirancang agar bekerja secara efisien untuk ukuran matriks yang kecil atau besar.
AI Tensor Block Intel® Stratix® 10 NX FPGA
Multiplier AI Tensor Block memiliki presisi dasar INT8 dan INT4 serta mendukung format numerik Blok Floating Point 16 (Block FP16) dan Blok Floating Point 12 (Block FP12) melalui perangkat keras dukungan eksponen bersama. Semua tambahan atau akumulasi dapat dilakukan dengan presisi INT32 atau titik ambang presisi tunggal IEEE754 (FP32) dan beberapa AI Tensor Block dapat ditumpuk untuk mendukung matriks yang lebih besar.
Mitigasi SEU
Single-event upset (SEU) adalah perubahan yang tidak diinginkan dan jarang dalam keadaan elemen memori internal yang disebabkan oleh efek radiasi. Perubahan dalam hasil keadaan dalam kesalahan lunak dan tidak ada kerusakan permanen terhadap perangkat.
Perangkat Intel® Stratix® 10 secara intrinsik memiliki kecepatan upset rendah karena imunitas SEU tinggi yang diberikan oleh proses tri-gate 14 nm Intel. Selain itu, Intel memberikan kemampuan yang terperinci untuk menentukan di mana upset terjadi dalam desain Anda sehingga Anda dapat mendesain sistem untuk mendapatkan respons yang sesuai.
Intel® Stratix® 10 FPGA dan SoC memastikan keandalan tinggi dan memberikan kemampuan mitigasi SEU.
- Advanced SEU Detection (ASD).
- Pemrosesan sensitivitas.
- Penandaan Hierarki.
- Injeksi kesalahan.
- Digunakan untuk mengkarakterisasikan dan meningkatkan desain Anda.
Sistem Prosesor Kuat
Dibangun berdasarkan kepemimpinan Intel dalam SoC, Intel® Stratix® 10 SoC mencakup sistem prosesor keras (HPS) generasi berikutnya untuk menghadirkan performa tertinggi di industri dan SoC paling hemat daya. Di inti HPS adalah kluster prosesor ARM* Cortex*-A53 quad-core yang sangat efisien. Prosesor ini dioptimalkan untuk performa ultratinggi per watt, yang mengurangi konsumsi daya hingga 50% dibandingkan SoC FPGA generasi sebelumnya. Selain itu, HPS mencakup Unit Pengelolaan Memori Sistem, Unit Koherensi Cache, pengontrol memori keras, dan rangkaian fitur lengkap periferal yang tertanam.
Alat Pengembangan Intel® Stratix® 10 SoC
Intel® SoC FPGA Embedded Development Suite (SoC EDS) yang menampilkan ARM* Development Studio* 5 (DS- 5*) mendukung Intel® Stratix® 10 SoC, menyediakan debug heterogen, profiling, dan visualisasi seluruh chip. SoC EDS menggabungkan semua informasi debugging perangkat lunak dari domain CPU dan FPGA dan menyajikannya dalam bentuk yang terorganisir dalam standar antarmuka pengguna DS-5. Kit alat ini memberikan pengguna kontrol dan visibilitas debugging tak tertandingi yang menghadirkan peningkatan produktivitas yang substansial.
Untuk mempelajari lebih lanjut, kunjungi halaman Intel® Stratix® 10 SoC.
Sumber Daya Tambahan
Jelajahi konten lainnya terkait perangkat Intel® FPGA seperti board pengembangan, kekayaan intelektual, dukungan, dan banyak lagi.
Sumber Daya Dukungan
Pusat sumber daya untuk pelatihan, dokumentasi, pengunduhan, alat bantu, dan opsi dukungan.
Board Pengembangan
Mulai dengan FPGA kami dan akselerasikan waktu peluncuran ke pasar dengan perangkat keras dan desain yang divalidasi Intel.
Hak Kekayaan Intelektual
Persingkat siklus desain Anda dengan portofolio luas inti IP dan desain referensi yang divalidasi Intel.
Perangkat Lunak Desain FPGA
Jelajahi Perangkat Lunak Quartus Prime dan serangkain perangkat pendukung produktivitas kami untuk membantu Anda menyelesaikan desain perangkat keras dan perangkat lunak dengan cepat.
Hubungi Staf Penjualan
Hubungi staf penjualan untuk desain produk dan kebutuhan akselerasi Intel® FPGA Anda.
Kode Pemesanan
Mengartikan nomor bagian Intel® FPGA, termasuk pentingnya prefiks dan kode paket tertentu.
Tempat Pembelian
Hubungi Distributor Resmi Intel® hari ini.
Informasi Produk dan Performa
Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.co.id/benchmarks.
Pengujian mengukur performa komponen pada pengujian tertentu dalam sistem khusus. Setiap perbedaan pada perangkat keras, perangkat lunak, atau konfigurasi akan memengaruhi performa sebenarnya. Baca sumber informasi lainnya untuk mengevaluasi performa saat mempertimbangkan pembelian Anda. Untuk informasi yang lebih lengkap tentang hasil uji kinerja dan benchmark, kunjungi www.intel.com/benchmarks.