Hal Penting

Koleksi Produk
Stratix® V GS FPGA
Status
Launched
Tanggal Peluncuran
2010
Litografi
28 nm

Sumber Daya

Elemen Logika (LE)
236000
Modul Logika Adaptive (ALM)
89000
Register Modul Logika Adaptif (ALM)
356000
Fabric dan I/O Phase-Locked Loop (PLL)
20
Memori Tertanam Maksimal
15.72 Mb
Blok Pemrosesan Sinyal Digital (DSP)
600
Format Pemrosesan Sinyal Digital (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
Kontroler Memori Keras
Tidak
Antarmuka Memori Eksternal (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

Spesifikasi I/O

Jumlah I/O Pengguna Maksimal
432
Dukungan Standar I/O
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
Pasangan LVDS Maksimum
216
Transceiver Non-Return to Zero (NRZ) Maksimum
24
Tingkat Data Non-Return to Zero (NRZ) Maksimum
14.1 Gbps
IP Keras Protokol Transceiver
PCIe Gen3

Spesifikasi Paket

Pilihan Paket
F780, F1152

Informasi Tambahan