Pusat Pengembang Intel® Stratix® 10 FPGA
FPGA Developer Center disusun dalam tahapan standar industri, yang memberikan Anda berbagai sumber daya untuk menyelesaikan desain Intel® FPGA Anda. Setiap langkah desain dijelaskan dalam sub-bagian yang dapat diperluas dengan tautan yang memungkinkan Anda untuk memilih dan berpindah di antara berbagai seri perangkat Generasi 10.
1. Informasi Perangkat
Dokumentasi
2. Protokol Antarmuka
Dokumentasi
Catatan Aplikasi |
---|
IP Serial Lainnya |
AN 804: Menerapkan ADC- Desain Intel® Stratix 10 Multi-Link dengan JESD204B RX IP Core |
Panduan Pengguna |
---|
Transceiver PHY |
Panduan Pengguna Transceiver PHY Intel® Stratix® 10 L- dan H-Tile |
Panduan Pengguna |
---|
Pemrosesan Sinyal Digital (DSP) |
Panduan Pengguna Inti IP Titik Tetap (ALTERA_FIXEDPOINT_FUNCTIONS) |
Panduan Pengguna |
---|
Tertanam |
Panduan Pengguna |
---|
Audio dan Video |
Contoh Desain Panduan Pengguna |
---|
IP Serial Lainnya |
Intel® FPGA Panduan Pengguna Contoh Desain JESD204B untuk Intel Stratix® 10 Perangkat |
Panduan Pengguna Contoh Desain IP Core Streaming SerialLite III untuk Intel Stratix 10 Perangkat |
Video Mulai Cepat |
---|
IP Serial Lainnya |
Intel FPGA VIDEO Cepat JESD204B IP |
Desain Referensi |
---|
PCI Express* |
3. Perencanaan Desain
Dokumentasi
Panduan Pengguna / Ikhtisar Perangkat / Lembar Data Perangkat / Catatan Aplikasi |
---|
Panduan Pengguna Platform Designer: Intel Quartus Prime Edisi Pro |
4. Entri Desain
Dokumentasi
Perangkat lunak Intel® Quartus® Prime Edisi Pro menawarkan synthesizer dewasa yang memungkinkan Anda untuk masuk ke desain Anda dengan fleksibilitas maksimum. Jika Anda baru menggunakan bahasa ini, Anda dapat menggunakan contoh online atau templat bawaan untuk memulai.
Perangkat lunak Intel Quartus Prime Edisi Pro menawarkan templat Verilog dan VHDL dari struktur yang sering digunakan. Untuk informasi lebih lanjut tentang penggunaan templat ini, lihat bagian "Menggunakan Templat HDL yang Disediakan" pada Buku Panduan Intel Quartus Prime Pro.
Perangkat lunak desain Intel® Quartus® Prime juga dilengkapi dengan Intel® High Level Synthesis Compiler yang mensintesis fungsi C++ ke dalam implementasi RTL yang dioptimalkan untuk produk Intel® FPGA.
Panduan Pengguna / Ikhtisar Perangkat / Lembar Data Perangkat / Laporan Resmi |
---|
Panduan Pengguna Rekomendasi Desain: Intel Quartus Prime Edisi Pro |
Menerapkan Manfaat Jaringan pada Arsitektur Chip untuk FPGA Desain Sistem |
Unduhan Perangkat Lunak |
---|
Pusat unduhan untuk semua versi perangkat lunak Intel® Quartus® Prime |
5. Simulasi dan Verifikasi
Dokumentasi
6. Implementasi dan Optimisasi
Dokumentasi
Panduan Pengguna / Ikhtisar Perangkat / Lembar Data Perangkat / Catatan Aplikasi |
---|
Panduan Pengguna Optimisasi Desain: Intel Quartus Prime Edisi Pro |
Panduan Pengguna Sintesis pihak ketiga: Intel Quartus Edisi Prime Pro |
Panduan Pengguna Batasan Desain: Intel Quartus Edisi Prime Pro |
Panduan Pengguna Desain Berbasis Blok: Intel Quartus Prime Edisi Pro |
Panduan Pengguna Rekonfigurasi Ulang Parsial: Intel Quartus Edisi Prime Pro |
7. Analisis Waktu
Dokumentasi
Panduan Pengguna / Ikhtisar Perangkat / Lembar Data Perangkat / Catatan Aplikasi |
---|
Panduan Pengguna Penganalisis Waktu (Intel® Quartus® Edisi Prime Pro) |
8. Debug On-Chip
Dokumentasi
Intel FPGA Wiki |
---|
Unduhan Perangkat Lunak |
---|
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.