Pusat Dukungan IP DisplayPort
Pusat Dukungan IP DisplayPort diatur ke dalam tahapan standar industri, yang memberi Anda berbagai sumber daya untuk merencanakan, memilih, merancang, menerapkan, dan memverifikasi inti IP DisplayPort Anda. Ada juga panduan tentang cara memunculkan sistem Anda dan men-debug link DisplayPort. Halaman ini disusun ke dalam kategori yang selaras dengan alur desain sistem DisplayPort dari awal hingga akhir.
Sumber daya dukungan tambahan untuk perangkat Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10, Intel® Cyclone® 10 GX dapat ditemukan dengan mengklik tautan berikut Arsip Dokumentasi, Kursus Pelatihan, Video, Contoh Desain, dan Basis Pengetahuan.
1. Pemilihan Perangkat dan IP
Fitur apa saja yang didukung dalam IP DisplayPort?
Deskripsi Fitur | |
---|---|
Fitur DisplayPort IP Core |
Transportasi menggunakan paket data aliran sekunder |
Aplikasi Khas |
|
Dukungan Rangkaian Perangkat |
|
Alat Desain |
|
Catatan: Fitur High-bandwidth Digital Content Protection (HDCP) tidak disertakan dalam perangkat lunak Prime Pro Edition Intel Quartus. Untuk informasi lebih lanjut, buka fitur HDCP di Solusi Konektivitas Media - Intel® FPGAs.
Rangkaian Perangkat Intel® FPGA Mana yang Harus Saya Gunakan?
Kecepatan Tautan yang Didukung oleh Rangkaian Perangkat
Tabel di bawah ini menunjukkan informasi sumber daya untuk perangkat Arria V dan Cyclone V yang menggunakan M10K; Perangkat Intel Arria 10, Intel Stratix 10, dan Stratix V menggunakan M20K.
Sumber daya diperoleh dengan menggunakan pengaturan parameter berikut:
- Mode = simpleks
- Jumlah jalur maksimum = 4 jalur
- Kedalaman warna input video maksimum = 8 bit per warna (bpc)
- Mode input piksel = 1 piksel per clock
Rangkaian Perangkat | Simbol Ganda (Mode 20 Bit) |
Simbol Quad (Mode 40 Bit) |
FPGA Kelas Kecepatan Fabric |
---|---|---|---|
Intel Agilex® 7 (Ubin F) |
RBR, HBR, HBR2 |
RBR, HBR, HBR2, HBR3, UHBR10 |
1, 2, 3* |
Intel Stratix 10 (ubin-H) |
RBR, HBR, HBR2 |
RBR, HBR, HBR2, HBR3, UHBR10, UHBR20 (Hanya dukungan awal) |
1, 2, 3* |
Intel Stratix 10 (L-ubin) |
RBR, HBR, HBR2 |
RBR, HBR, HBR2, HBR3 |
1, 2, 3* |
Intel Arria 10 |
RBR, HBR, HBR2 |
RBR, HBR, HBR2, HBR3 |
1, 2 |
® Intel Cyclone 10 GX |
RBR, HBR, HBR2 |
RBR, HBR, HBR2, HBR3 |
5, 6 |
Stratix® V |
RBR, HBR, HBR2 |
RBR, HBR, HBR2 |
1, 2, 3 |
® Arria V GX/GT/GS |
RBR, HBR |
RBR, HBR, HBR2 |
3, 4, 5 |
Arria® V GZ |
RBR, HBR, HBR2 |
RBR, HBR, HBR2 |
Semua tingkat kecepatan yang didukung |
Cyclone® V |
RBR, HBR |
RBR, HBR |
Semua tingkat kecepatan yang didukung |
Catatan: Dukungan bersyarat untuk Intel Agilex 7, Intel Arria 10 dan Intel Stratix 10 FPGA Fabric Speed Grade 3. Hubungi perwakilan penjualan Anda untuk informasi lebih lanjut.
Apa itu DisplayPort Intel FPGA IP Core FPGA Pemanfaatan Sumber Daya?
Performa dan Pemanfaatan Sumber Daya
Data pemanfaatan sumber daya menunjukkan performa umum yang diharapkan untuk Intel FPGA IP DisplayPort.
Tabel di bawah ini mencantumkan sumber daya dan performa yang diharapkan untuk variasi yang dipilih. Hasil diperoleh menggunakan perangkat lunak Intel Quartus Prime Pro Edition versi 20.2 untuk perangkat berikut:
- Intel Agilex® Ubin F (AGIB027R31B1E2VR0)
- Intel Stratix 10 (1SG280HU1F50E2VGS1)
- Intel Arria 10 (10AX115S2F45I1SG)
- Intel Cyclone 10 GX (10CX220YF780E5G)
DisplayPort 1.4 Intel FPGA IP Pemanfaatan Sumber Daya
Tabel di bawah menunjukkan informasi sumber daya untuk perangkat Intel Agilex 7, Intel Arria 10, Intel Cyclone 10 GX, dan Intel Stratix 10 yang menggunakan M20K. Sumber daya diperoleh dengan menggunakan pengaturan parameter berikut:
- Mode = simpleks
- Jumlah jalur maksimum = 4 jalur
- Kedalaman warna input video maksimum = 8 bit per warna (bpc)
- Mode input piksel = 1 piksel per clock, 4 piksel per clock untuk Intel Agilex 7
Perangkat |
Sungai |
Arah |
Simbol per Jam |
Sedekah |
Register Logika Utama |
Register Logika Sekunder |
Bit Memori |
Memori M10K atau M20K |
---|---|---|---|---|---|---|---|---|
Intel Agilex® 7 |
SST |
RX |
Quad |
7040 |
11781 |
- |
18368 |
18 |
SST |
TX |
Quad |
7600 |
10149 |
- |
26576 |
29 |
|
Intel® Stratix® 10 |
SST (Aliran Tunggal) |
RX |
Dual |
5,200 |
7,700 |
640 |
16,256 |
11 |
SST (Aliran Tunggal) |
RX |
Quad |
7,100 |
9,500 |
880 |
18,816 |
14 |
|
SST (Aliran Tunggal) |
TX |
Dual |
5,100 |
7,100 |
420 |
12,176 |
15 |
|
SST (Aliran Tunggal) |
TX |
Quad |
7,100 |
9,200 |
550 |
22,688 |
29 |
|
Intel® Arria® 10 |
SST (Aliran Tunggal) |
RX |
Dual |
4,200 |
6,900 |
1,200 |
16,256 |
11 |
SST (Aliran Tunggal) |
RX |
Quad |
6,000 |
8,800 |
1,600 |
18,816 |
14 |
|
SST (Aliran Tunggal) |
TX |
Dual |
4,700 |
6,300 |
1,000 |
6,728 |
6 |
|
SST (Aliran Tunggal) |
TX |
Quad |
6,700 |
8,400 |
1,200 |
16,520 |
13 |
|
MST |
RX |
Quad |
20,100 |
24,400 |
4,500 |
58,368 |
32 |
|
(4 Aliran) |
TX |
Quad |
26,400 |
29,000 |
4,300 |
21,728 |
34 |
|
Intel® Cyclone® 10 GX |
SST (Aliran Tunggal) |
RX |
Dual |
4,200 |
7,000 |
1,200 |
16,256 |
11 |
SST (Aliran Tunggal) |
RX |
Quad |
6,000 |
8,800 |
1,600 |
18,816 |
14 |
|
SST (Aliran Tunggal) |
TX |
Dual |
4,600 |
6,200 |
1,000 |
10,568 |
8 |
|
SST (Aliran Tunggal) |
TX |
Quad |
6,800 |
8,400 |
1,200 |
17,096 |
13 |
|
MST |
RX |
Dual |
22,000 |
24,400 |
4,400 |
58,368 |
32 |
|
(4 Aliran) |
TX |
Quad |
26,500 |
29,000 |
4,400 |
36,576 |
32 |
DisplayPort 2.0 Intel FPGA IP Pemanfaatan Sumber Daya
Tabel di bawah menunjukkan informasi sumber daya untuk Intel Stratix 10 perangkat yang menggunakan M20K. Jumlah sumber daya untuk DP2.0 mencakup jumlah sumber daya untuk DP1.4 juga. Sumber daya diperoleh dengan menggunakan pengaturan parameter berikut:
- Mode = simpleks
- Jumlah jalur maksimum = 4 jalur
- Kedalaman warna input video maksimum = 8 bit per warna (bpc)
- Mode input piksel = 4 piksel per clock
Perangkat |
Sungai |
Arah |
Simbol per Jam |
Sedekah |
Register Logika Utama |
Register Logika Sekunder |
Memori Bit |
Memori M10K atau M20K |
---|---|---|---|---|---|---|---|---|
Intel® Stratix® 10 |
MST (1 Aliran) |
RX |
- |
21,500 |
38,000 |
- |
244,352 |
74 |
MST (1 Aliran) |
TX |
- |
32,500 |
43,000 |
- |
265,232 |
154 |
|
MST (4 Aliran) |
RX |
- |
48,000 |
70,751 |
- |
357,632 |
164 |
|
MST (4 Aliran) |
TX |
- |
104,000 |
125,478 |
- |
535,808 |
572 |
Pemanfaatan Sumber Daya HDCP
Tabel mencantumkan data sumber daya HDCP untuk DisplayPort Intel FPGA IP dengan konfigurasi SST (aliran tunggal) dan pada jalur maksimum konfigurasi 4 untuk perangkat Intel Arria 10 dan Intel Stratix 10.
Perangkat |
HDCP IP |
Mendukung Manajemen Kunci HDCP |
Simbol per Clock |
Sedekah |
ALUT Kombinatorial |
Register Logika |
Memori M20K |
DSP |
---|---|---|---|---|---|---|---|---|
Intel® Stratix® 10 |
HDCP 2,3 TX |
0 |
Dual |
7,723 |
11,555 |
13,685 |
10 |
3 |
HDCP 2,3 TX |
0 |
Quad |
10,767 |
17,154 |
17,842 |
10 |
3 |
|
HDCP 2,3 TX |
1 |
Dual |
8,232 |
12,376 |
14,123 |
12 |
3 |
|
HDCP 2,3 TX |
1 |
Quad |
11,082 |
17,741 |
18,125 |
12 |
3 |
|
HDCP 2.3 RX |
0 |
Dual |
8,431 |
12,626 |
14,647 |
11 |
3 |
|
HDCP 2.3 RX |
0 |
Quad |
11,304 |
18,071 |
18,586 |
11 |
3 |
|
HDCP 2.3 RX |
1 |
Dual |
8,796 |
13,174 |
14,707 |
13 |
3 |
|
HDCP 2.3 RX |
1 |
Quad |
11,690 |
18,658 |
18,847 |
13 |
3 |
|
HDCP 1.3 TX |
0 |
Dual |
3,154 |
4,108 |
5,181 |
2 |
0 |
|
HDCP 1.3 TX |
0 |
Quad |
4,794 |
6,194 |
7,640 |
2 |
0 |
|
HDCP 1.3 TX |
1 |
Dual |
3,614 |
4,894 |
5,916 |
4 |
0 |
|
HDCP 1.3 TX |
1 |
Quad |
5,169 |
6,979 |
6,791 |
4 |
0 |
|
HDCP 1.3 RX |
0 |
Dual |
2,602 |
3,355 |
4,245 |
3 |
0 |
|
HDCP 1.3 RX |
0 |
Quad |
4,229 |
5,428 |
6,452 |
3 |
0 |
|
HDCP 1.3 RX |
1 |
Dual |
3,045 |
4,022 |
4,904 |
5 |
0 |
|
HDCP 1.3 RX |
1 |
Quad |
4,656 |
6,173 |
5,773 |
5 |
0 |
|
Intel® Arria® 10 |
HDCP 2,3 TX |
0 |
Dual |
6,752 |
10,724 |
13,138 |
10 |
3 |
HDCP 2,3 TX |
0 |
Quad |
9,934 |
16,760 |
16,716 |
10 |
3 |
|
HDCP 2,3 TX |
1 |
Dual |
7,165 |
11,350 |
13,615 |
12 |
3 |
|
HDCP 2,3 TX |
1 |
Quad |
10,374 |
17,364 |
17,561 |
12 |
3 |
|
HDCP 2.3 RX |
0 |
Dual |
7,395 |
11,721 |
13,775 |
11 |
3 |
|
HDCP 2.3 RX |
0 |
Quad |
10,547 |
17,674 |
17,335 |
11 |
3 |
|
HDCP 2.3 RX |
1 |
Dual |
7,785 |
12,420 |
14,213 |
13 |
3 |
|
HDCP 2.3 RX |
1 |
Quad |
10,972 |
18,424 |
18,167 |
13 |
3 |
|
HDCP 1.3 TX |
0 |
Dual |
2,505 |
3,826 |
5,336 |
2 |
0 |
|
HDCP 1.3 TX |
0 |
Quad |
3,724 |
5,648 |
5,882 |
2 |
0 |
|
HDCP 1.3 TX |
1 |
Dual |
2,849 |
4,429 |
5,846 |
4 |
0 |
|
HDCP 1.3 TX |
1 |
Quad |
4,142 |
6,335 |
6,635 |
4 |
0 |
|
HDCP 1.3 RX |
0 |
Dual |
1,995 |
2,879 |
4,248 |
3 |
0 |
|
HDCP 1.3 RX |
0 |
Quad |
3,270 |
4,810 |
4,851 |
3 |
0 |
|
HDCP 1.3 RX |
1 |
Dual |
2,382 |
3,549 |
4,821 |
5 |
0 |
|
HDCP 1.3 RX |
1 |
Quad |
3,677 |
5,472 |
5,604 |
5 |
0 |
2. Alur Desain dan Integrasi IP
Apa informasi dan dokumentasi terkait DisplayPort yang tersedia?
Intel® Agilex® 7 (F-tile), Intel® Stratix® 10 (H-tile dan L-tile), Intel® Arria® 10, Intel® Cyclone® 10 GX, Arria V GX/GT/GS, Arria V GZ, Cyclone V, Stratix V
Bagaimana cara membuat inti IP DisplayPort?
Langkah-langkah untuk menghasilkan DisplayPort IP Core dalam perangkat lunak Intel Quartus Prime dapat ditemukan di bab untuk Menentukan Parameter dan Opsi IP.
Apa yang didukung dalam contoh desain DisplayPort yang dihasilkan Intel Quartus?
Contoh desain inti Intel FPGA IP DisplayPort menunjukkan loopback paralel dari instans DisplayPort RX ke instans DisplayPort TX dengan atau tanpa modul Pixel Clock Recovery (PCR). Tabel di bawah mengilustrasikan opsi contoh desain yang tersedia untuk perangkat Intel Agilex 7, Intel Stratix 10, Intel Arria 10, dan Intel Cyclone 10 GX.
Contoh Desain | Perangkat | Penunjukan | KecepatanData Mode | Saluran | Jenis Loopback |
---|---|---|---|---|---|
Intel Agilex 7 |
Loopback paralel SST DisplayPort tanpa PCR | DisplayPort SST |
RBR, HBR, HBR2, HBR3, UHBR10 |
Simplex |
Paralel tanpa PCR |
Loopback paralel SST DisplayPort dengan AXIS Video Interface | DisplayPort SST | RBR, HBR, HRB2, HBR3, UHBR10 | Simplex | Paralel dengan AXIS Video Interface | |
Intel Stratix 10 |
Loopback paralel SST DisplayPort dengan PCR (dengan dan tanpa HDCP) | DisplayPort SST |
HBR3, HBR2, HBR, dan RBR | Simplex |
Paralel dengan PCR |
Loopback paralel SST DisplayPort tanpa PCR | DisplayPort SST |
UHBR10 (Stratix 10 H-tile), HBR3, HBR2, HBR, dan RBR | Simplex |
Paralel tanpa PCR |
|
DisplayPort SST khusus TX | DisplayPort SST | HBR3, HBR2, HBR, RBR | Simplex | - | |
Khusus DisplayPort SST RX | DisplayPort SST | HBR3, HBR2, HBR, RBR | Simplex | - | |
Intel Arria 10 |
Loopback paralel SST DisplayPort dengan PCR (dengan dan tanpa HDCP) | DisplayPort SST |
HBR3, HBR2, HBR, dan RBR | Simplex |
Paralel dengan PCR |
Loopback paralel SST DisplayPort tanpa PCR | DisplayPort SST |
HBR3, HBR2, HBR, dan RBR | Simplex |
Paralel tanpa PCR |
|
Loopback paralel DisplayPort MST dengan PCR | DisplayPort MST |
HBR3, HBR2, HBR, dan RBR | Simplex |
Paralel dengan PCR |
|
Loopback paralel DisplayPort MST tanpa PCR | DisplayPort MST |
HBR3, HBR2, HBR, dan RBR | Simplex |
Paralel tanpa PCR |
|
DisplayPort SST khusus TX |
DisplayPort SST |
HBR3, HBR2, HBR, dan RBR | Simplex |
- |
|
Khusus DisplayPort SST RX |
DisplayPort SST |
HBR3, HBR2, HBR, dan RBR | Simplex |
- |
|
Intel Cyclone 10 GX |
Loopback paralel DisplayPort SST dengan PCR | DisplayPort SST |
HBR3, HBR2, HBR, dan RBR | Simplex |
Paralel dengan PCR |
Loopback paralel DisplayPort SST dengan PCR | DisplayPort SST |
HBR3, HBR2, HBR, dan RBR | Simplex |
Paralel tanpa PCR |
|
Loopback paralel DisplayPort MST dengan PCR | DisplayPort MST |
HBR3, HBR2, HBR, dan RBR | Simplex |
Paralel dengan PCR |
|
Loopback paralel DisplayPort MST tanpa PCR | DisplayPort MST |
HBR3, HBR2, HBR, dan RBR | Simplex |
Paralel tanpa PCR |
|
DisplayPort SST khusus TX | DisplayPort SST | HBR3, HBR2, HBR, RBR | Simplex | - | |
Khusus DisplayPort SST RX | DisplayPort SST | HBR3, HBR2, HBR, RBR | Simplex | - |
Bagaimana cara membuat contoh desain Intel Quartus DisplayPort?
Untuk perangkat Intel Agilex® 7, Intel Stratix, Intel Arria 10, dan Intel Cyclone 10 GX, gunakan editor parameter Intel FPGA DisplayPort di perangkat lunak Prime Pro Edition Intel Quartus untuk membuat contoh desain.
- Klik Alat > Katalog IP, dan pilih keluarga perangkat target.
- Di Katalog IP, temukan dan klik dua kali DisplayPort Intel FPGA IP. Jendela Variasi IP Baru muncul.
- Tentukan nama tingkat teratas untuk variasi IP kustom Anda. Editor parameter menyimpan pengaturan variasi IP dalam file bernama ip.
- Anda dapat memilih perangkat FPGA tertentu di bidang Perangkat, atau mempertahankan pilihan perangkat lunak Intel Quartus Prime default.
- Klik Oke. Editor parameter muncul.
- Konfigurasikan parameter yang diinginkan untuk TX dan RX.
- Pada tab Contoh Desain, pilih contoh desain yang sesuai dengan kriteria Anda.
- Pilih Simulasi untuk menghasilkan testbench, dan pilih Sintesis untuk menghasilkan contoh desain perangkat keras. Anda harus memilih setidaknya salah satu opsi ini untuk menghasilkan file contoh desain. Jika Anda memilih keduanya, waktu pembuatan lebih lama.
- Untuk Kit Pengembangan Target, pilih kit pengembangan Intel FPGA yang tersedia. Jika Anda memilih kit pengembangan, perangkat target (dipilih pada langkah 4) akan berubah agar sesuai dengan perangkat pada kit pengembangan.
- Klik Buat Desain Contoh.
Demikian pula, tautan di bawah ini menyediakan instruksi langkah demi langkah untuk menghasilkan
Contoh desain DisplayPort dari perangkat lunak Intel Quartus Prime:
- Panduan Pengguna Contoh Desain DisplayPort Intel Agilex® 7 F-Tile FPGA IP
- Panduan Pengguna Contoh Desain IP DisplayPort Intel® Stratix® 10 FPGA
- Panduan Pengguna Contoh Desain DisplayPort Intel® Arria 10 FPGA IP
- Panduan Pengguna Contoh Desain DisplayPort Intel® Cyclone 10 GX FPGA IP
Bagaimana cara mengompilasi dan menguji desain saya?
Untuk perangkat seri Intel Agilex 7 dan 10, langkah-langkah untuk mengompilasi dan menguji desain DisplayPort Anda dapat ditemukan di Desain DisplayPort berikut
Kompilasi dan Pengujian Desain:
- Panduan Pengguna Contoh Desain DisplayPort Intel Agilex® 7 F-Tile FPGA IP
- Panduan Pengguna Contoh Desain IP DisplayPort Intel® Stratix® 10 FPGA
- Panduan Pengguna Contoh Desain DisplayPort Intel® Arria 10 FPGA IP
- Panduan Pengguna Contoh Desain DisplayPort Intel® Cyclone 10 GX FPGA IP
Bagaimana cara melakukan simulasi fungsional DisplayPort?
Untuk perangkat Intel Agilex 7, Intel Stratix, Intel Arria 10, dan Intel Cyclone 10 GX, berikut adalah langkah-langkah untuk menghasilkan simulasi fungsional DisplayPort:
Aktifkan opsi simulasi di Editor Parameter DisplayPort dan buat contoh desain DisplayPort.
Desain Simulasi:
- Panduan Pengguna Contoh Desain DisplayPort Intel Agilex® 7 F-Tile FPGA IP
- Panduan Pengguna Contoh Desain IP DisplayPort Intel® Stratix® 10 FPGA
- Panduan Pengguna Contoh Desain DisplayPort Intel® Arria 10 FPGA IP
- Panduan Pengguna Contoh Desain DisplayPort Intel® Cyclone 10 GX FPGA IP
Testbench Simulasi:
- Panduan Pengguna Contoh Desain DisplayPort Intel Agilex® 7 F-Tile FPGA IP
- Panduan Pengguna Contoh Desain IP DisplayPort Intel® Stratix® 10 FPGA
- Panduan Pengguna Contoh Desain DisplayPort Intel® Arria 10 FPGA IP
- Panduan Pengguna Contoh Desain DisplayPort Intel® Cyclone 10 GX FPGA IP
Di mana saya dapat menemukan informasi tentang Inti Pemulihan Jam?
Contoh desain DisplayPort Intel Agilex 7, Intel Stratix, Intel Arria 10, dan Intel Cyclone 10 GX menggunakan IP Pixel Clock Recovery.
Informasi Inti Pemulihan Jam:
Di mana saya dapat menemukan informasi tentang alur Pelatihan DisplayPort Link?
Sebelum perangkat sumber dapat mengirim data video ke perangkat sink, proses Link Training harus diselesaikan antara source-sink.
Alur Pelatihan DisplayPort Link:
Di mana saya dapat menemukan informasi tentang referensi API DisplayPort dan informasi DPCD?
Sumber daya berikut akan memberikan instruksi untuk referensi antarmuka pemrograman aplikasi (API) DisplayPort dan DPCD:
3. Desain Board dan Manajemen Daya
Panduan Koneksi Pin
Perangkat Intel Agilex 7
Intel Stratix 10 Perangkat
Intel Arria 10 Perangkat
Perangkat Intel Cyclone 10 GX
Ulasan Skematik
Perangkat Intel Agilex 7
Intel Stratix 10 Perangkat
- Intel Stratix Lembar Kerja Tinjauan Skematik 10 GX, MX, dan SX
- Panduan Pengguna dan Skema Intel Stratix 10 GX FPGA Development Kit
- Panduan Pengguna dan Skema Intel Stratix 10 SX SoC Development Kit
Intel Arria 10 Perangkat
- Lembar Kerja Tinjauan Skematik Intel Arria 10 GX, GT, dan SX
- Panduan Pengguna dan Skema Intel Arria 10 GX FPGA Development Kit
- Panduan Pengguna dan Skema Intel Arria 10 SoC Development Kit
Perangkat Intel Cyclone GX 10
- Lembar Kerja Tinjauan Skematik Intel Cyclone 10 GX
- Panduan Pengguna dan Skema Intel Cyclone 10 GX FPGA Development Kit
Panduan Desain Board
- AN 958: Solusi Pedoman Desain Board
- Tes Tata Letak Board
- AN 114: Panduan Desain Board untuk Paket Perangkat yang Dapat Diprogram Intel®
- AN 766: Intel Stratix 10 Perangkat, Pedoman Desain Tata Letak Antarmuka Sinyal Berkecepatan Tinggi
- AN 613: Pertimbangan Desain Stackup PCB untuk Intel FPGAs
- AN745: Panduan Desain untuk Antarmuka DisplayPort Intel FPGA
- Skema Revisi 8 Kartu Daughter FMC DisplayPort
- Skema Revisi 11 Kartu Daughter FMC DisplayPort
- Skema Kartu Daughter HSMC DisplayPort 1.2
Penafian: Implementasi desain board DisplayPort TX on-board Intel Arria 10 dan Intel Stratix 10 Development Kit on-board TIDAK disarankan karena tidak memungkinkan ikatan PMA + PCS. Pengguna disarankan untuk merujuk pada implementasi desain Bitec.
Manajemen Daya
- Estimator Daya Awal (EPE) dan Penganalisis Daya
- AN 750: Menggunakan Alat Intel FPGA PDN untuk Mengoptimalkan Desain Jaringan Pengiriman Daya Anda
- Panduan Pengguna Alat Power Deliver Network (PDN) Khusus Perangkat 2.0
- Panduan Pengguna Estimator Daya Awal untuk FPGAs Intel® Cyclone® 10 GX
- Panduan Pengguna Early Power Estimator for Intel® Arria® 10 FPGAs
- AN 711: Fitur Pengurangan Daya di Intel® Arria® 10 Perangkat
- AN 721: Membuat Pohon Kekuatan FPGA
- AN 692: Pertimbangan Pengurutan Daya untuk Perangkat Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10, dan Intel Agilex® 7
- Panduan Pengguna Early Power Estimator for Intel® Stratix® 10 FPGAs
- Intel® Stratix® 10 Panduan Pengguna Manajemen Daya
- Panduan Pengguna Manajemen Daya Intel® Agilex® 7
- AN 910: Pedoman Desain Jaringan Distribusi Daya Intel Agilex® 7
- Panduan Pengguna Intel® Quartus® Prime Pro Edition Analisis dan Pengoptimalan Daya
- Panduan Pengguna Intel® FPGA Power and Thermal Calculator
Manajemen Daya Termal
Intel Stratix 10 Perangkat
- AN 787: Intel® Stratix® 10 Pemodelan dan Manajemen Termal dengan Penaksir Daya Awal
- AN 943: Pemodelan Termal untuk Intel Stratix 10 FPGAs dengan Intel FPGA Power and Thermal Calculator
- AN 944: Pemodelan Termal untuk Intel Agilex® 7 FPGAs dengan Intel® FPGA Power and Thermal Calculator
Pengurutan Daya
Intel Stratix 10, Intel Cyclone 10 GX, dan Intel Arria 10 Perangkat
Desain saya memerlukan kartu daughter Bitec FMC. Bagaimana cara memilihnya?
Tabel berikut memberikan panduan cepat dalam memilih revisi daughtercard Bitec FMC.
Revisi Daughtercard Bitec FMC |
Kecepatan Data yang Didukung |
---|---|
Revisi 8 |
RBR (1,62 Gbps), HBR (2,7 Gbps), HBR2 (5,4 Gbps), HBR3 (8,1 Gbps), UHBR10 (10 Gbps) |
Revisi 11 |
RBR (1,62 Gbps), HBR (2,7 Gbps), HBR2 (2,7 Gbps), HBR3 (8,1 Gbps) |
Adakah persyaratan untuk menggunakan saluran transiver jalur tunggal atau ganda dengan daughter card Bitec FMC untuk perangkat seri 10?
Ya. Untuk desain DisplayPort yang menggunakan/dirujuk dalam versi awal daughtercard Bitec FMC (revisi 9 dan sebelumnya), penetapan pin di tautan berikut harus diikuti di TX dan RX karena pembalikan jalur dan inversi polaritas di saluran.
Perangkat |
Nomor Komponen Perangkat |
Link ke Panduan Penetapan Pin |
---|---|---|
Intel Stratix 10 Perangkat |
1SG280HU1F50E2VGS1 |
|
Intel Arria 10 Perangkat |
10AX115S2F45I1SG |
|
Perangkat Intel Cyclone 10 GX |
10CX220YF780E5G |
Bagaimana cara membuat desain DisplayPort TX-only atau RX-only?
Panduan umum untuk membuat desain DisplayPort TX-only atau RX-only dapat ditemukan di Panduan Pengguna Contoh Desain DisplayPort Intel® Arria 10 FPGA IP. Atau, penjelasan yang lebih rinci khusus untuk desain khusus DisplayPort TX dapat dirujuk dalam Panduan Pengguna Desain AN 883: Intel Arria 10 DisplayPort TX saja.
4. Contoh Desain
Intel Arria 10 Perangkat
- AN 793: Intel Arria 10 DisplayPort 4Kp60 dengan Desain Referensi Transmisi Ulang Pipeline Pemrosesan Video dan Gambar
- Intel Arria 10 Panduan Pengguna Desain Khusus DisplayPort TX
- Intel Arria 10 Contoh Desain DisplayPort menggunakan Konektor On-board (Hanya TX)
- Panduan Pengguna Contoh Desain DisplayPort UHD Scaler dan Mixer
- AN 900: Desain khusus Intel® Arria 10 DisplayPort 8K RX.
- AN 889: Contoh Desain Konversi Format Video DisplayPort 8K
5. Debug
Bagaimana cara men-debug desain DisplayPort saya?
Pantau status penyelesaian pelatihan tautan, laju tautan, dan jumlah saluran pada LED pengguna on-board kit pengembangan.
Pantau informasi video Main Stream Attributes (MSA) dan lalu lintas saluran tambahan pelatihan tautan melalui terminal Nios II.
Hitung bandwidth resolusi video yang diperlukan dan jam yang dipulihkan.
Terjemahkan DisplayPort Link Pelatihan Transaksi AUX
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.