Lewatkan ke Konten Utama
Dasar Pengetahuan Dukungan

Laporan resmi ikhtisar Erratum Jump Conditional Code untuk Prosesor Intel®

Jenis Konten: Informasi & Dokumentasi Produk   |   ID Artikel: 000055650   |   Terakhir Ditinjau: 30/01/2025

Dimulai dengan Prosesor Intel® Core™ generasi kedua dan Prosesor Seri E3-1200 Intel® Xeon® (sebelumnya diberi nama kode Sandy Bridge) dan rangkaian prosesor selanjutnya, mikroarsitektur Intel® memperkenalkan struktur mikroarsitektur yang disebut Decoded ICache (juga disebut Decoded Streaming Buffer atau DSB).

The Decoded ICache cache decoded instruksi, yang disebut micro-ops (μops), keluar dari pipa decode legacy. Lain kali prosesor mengakses kode yang sama, Decoded ICache menyediakan μops secara langsung, mempercepat eksekusi program.

Di beberapa Prosesor Intel®, ada erratum (SKX102) yang mungkin terjadi dalam kondisi mikroarsitektur kompleks yang melibatkan instruksi lompatan yang melintasi batas 64 byte (garis lintas cache). Pembaruan mikrokode (MCU) dapat mencegah kesalahan ini.

Untuk informasi lebih lanjut tentang kesalahan ini, termasuk cara mendapatkan MCU dan daftar rangkaian prosesor/seri nomor prosesor, lihat Laporan Resmi Mitigasi untuk Penghapusan Kode Bersyarat Jump (PDF), November 2019 PDF icon

Nota
  • Tidak semua nama produk/SKU dalam seri terpengaruh. Misalnya, tidak semua SKU di bawah Prosesor seri X Intel® Core™ terpengaruh. Silakan merujuk ke bagian "Prosesor yang Terpengaruh" dari PDF terlampir.
  • Jika tautan GitHub* tidak memiliki informasi yang diperlukan untuk sistem Anda, hubungi produsen sistem Anda untuk pembaruan terbaru.

Pelepasan Tanggung Jawab

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.