Dimulai dengan Prosesor Intel® Core™ generasi kedua dan Prosesor Seri E3-1200 Intel® Xeon® (sebelumnya diberi nama kode Sandy Bridge) dan rangkaian prosesor selanjutnya, mikroarsitektur Intel® memperkenalkan struktur mikroarsitektur yang disebut Decoded ICache (juga disebut Decoded Streaming Buffer atau DSB).
The Decoded ICache cache decoded instruksi, yang disebut micro-ops (μops), keluar dari pipa decode legacy. Lain kali prosesor mengakses kode yang sama, Decoded ICache menyediakan μops secara langsung, mempercepat eksekusi program.
Di beberapa Prosesor Intel®, ada erratum (SKX102) yang mungkin terjadi dalam kondisi mikroarsitektur kompleks yang melibatkan instruksi lompatan yang melintasi batas 64 byte (garis lintas cache). Pembaruan mikrokode (MCU) dapat mencegah kesalahan ini.
Untuk informasi lebih lanjut tentang kesalahan ini, termasuk cara mendapatkan MCU dan daftar rangkaian prosesor/seri nomor prosesor, lihat Laporan Resmi Mitigasi untuk Penghapusan Kode Bersyarat Jump (PDF), November 2019
| Nota |
|