Mengapa antarmuka Bursting Avalon -MM Master (BAM) dari Avalon-MM Intel® Stratix® 10 Hard IP untuk PCI* Express dan Intel P-Tile Avalon® -MM IP untuk PCI* Express memiliki alamat yang salah?

Karena masalah dalam perangkat lunak Intel® Quartus® Prime Edisi Pro versi 19.3, ketika IP Intel® P-Tile/H-Tile Avalon® Memory Mapped (Avalon-MM) untuk PCI Express dikonfigurasi dengan beberapa BAR dengan ukuran yang berbeda, alamat atas BAM tidak disematkan dengan benar sesuai dengan ukuran BAR. Jika sistem tidak menyelaraskan alamat fisik BAR ke ukuran BAR tertinggi, bidang alamat pada ukuran samping pengguna akan salah.

Misalnya untuk BAR0: 64 KB dan BAR2: 1 MB, sistem menetapkan alamat fisik berikut:

F021000 untuk BAR0

F020000 untuk BAR2

Alamat BAM adalah 20 bit

Ketika sistem mengeluarkan permintaan tulis atau baca yang menargetkan 0x800 offset BAR0, antarmuka BAM akan menangani 0x10800 alih-alih 0x00800

Untuk mengatasi masalah ini pada perangkat lunak Intel® Quartus® Prime Edisi Pro versi 19.3 dan 19.4, aplikasi dapat mengimplementasikan penutup alamat secara eksternal menggunakan bam BAR conduit (bam_bar_o) dan ukuran BAR.

Untuk contoh di atas:

menetapkan bam_address_fix = (bam_bar_o== 3'b000) ? {4'b0, bam_address_o [15:0]} : bam_address_o;

Masalah ini telah diperbaiki pada perangkat lunak Intel® Quartus® Prime Edisi Pro versi 20.1.