ID Artikel: 000073759 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/04/2014

Mengapa perangkat lunak Intel® Quartus® II salah menunjukkan Peringatan Kritis: Analisis waktu dilakukan pada hps_sdram_p0 inti menggunakan Quartus® II v13.1 dengan model waktu awal dan batasan..?

Lingkungan

  • Perangkat Lunak Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di perangkat lunak Quartus® II versi 13.1 Pembaruan 3 dan yang lebih baru, Anda mungkin melihat peringatan kritis berikut saat mengkompilasi desain HPS V SoC Cyclone®.

    Peringatan Kritis: Analisis waktu dilakukan pada hps_sdram_p0 inti menggunakan Quartus II v13.1 dengan model waktu dan batasan awal. Anda harus meregenerasi IP ini dalam versi Quartus II yang akan datang untuk memperbarui batasan waktu agar sesuai dengan mode waktu

    Model waktu adalah final untuk perangkat Cyclone® V SoC seperti yang tercantum dalam Catatan Rilis Pembaruan ACDS versi 13.1:

    Catatan Rilis Pembaruan Altera Complete Design Suite Versi 13.1

    Resolusi

    Aman untuk mengabaikan peringatan kritis ini.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.