ID Artikel: 000073773 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 22/10/2013

Mengapa sinyal avl_ready tetap rendah saat menggunakan kontroler memori keras dengan lebar port front end multi-port sebesar 128 bit?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Karena masalah pada kontroler memori keras pada perangkat lunak Quartus® II versi 12.1sp1, avl_ready sinyal akan tetap rendah jika menggunakan port lebar 128-bit. Kalibrasi dapat berhasil, tetapi kontroler tidak akan menegaskan avl_ready sinyal.
    Resolusi

    Untuk mengatasi masalah ini, disarankan untuk menggunakan lebar port 64 atau kurang.

    Masalah ini telah diperbaiki di perangkat lunak Quartus II versi 13.0sp1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Cyclone® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.