ID Artikel: 000073792 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 29/06/2014

Galat (175001): Tidak dapat menempatkan LC_PLL_CHANNEL_CLUSTER

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Jika Anda menerapkan Low Latency PHY dengan ikatan saluran dan mode fb_compensation di Quartus® II 12.1 untuk perangkat Stratix® V, dan perlu mengonfigurasi ulang Tx PLL, Anda mungkin mendapatkan kesalahan yang lebih bugar di atas.
    Resolusi

    Anda harus menambahkan XCVR_TX_PLL_RECONFIG_GROUP tugas untuk tx_pll setiap saluran untuk mengaktifkan penggabungan Tx PLL.

    Anda dapat menemukan nama tx_pll dalam hasil pascasintesis.

    Artikel terkait

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.