Karena masalah dalam Intel® FPGA SDK untuk OpenCL versi 19.2, galat ini mungkin terlihat saat mengkompirasi kernel OpenCL yang menggunakan saluran antara dua memori global heterogen menggunakan perangkat Stratix 10® MX.
Masalah ini telah diperbaiki berawal dari Intel® FPGA SDK untuk perangkat lunak OpenCL versi 19.3.