Mengapa desain Nios® II saya dengan interupsi penangkapan tepi PIO tidak berfungsi?

Masalah ini dapat dilihat ketika pengguna telah memilih pengaturan yang salah untuk pengambilan edge, sehingga mencegah interupsi dipicu.

Dalam inti Intel® FPGA IP PIO (Parallel I / O), jika opsi "Aktifkan pengaturan / pembersihan bit individual" dimatikan, menulis nilai apa pun ke register pengambilan tepi akan menghapus semua bit dalam register. Ini adalah pengaturan default di Nios® II menghitung template biner.

Sebagai contoh:

/* Setel ulang register pengambilan edge. */

IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTON_PIO_BASE, 0x0);

Ketika opsi "Aktifkan pengaturan/pembersihan bit individual" diaktifkan, menulis 1 ke bit tertentu dalam register hanya menghapus bit itu. Sebagai contoh:

/* Setel ulang edge capture register bit 0 dan bit 1. */

IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTON_PIO_BASE, 0x3);

Untuk mengatasi masalah ini, pilih pengaturan yang benar untuk opsi "Aktifkan bit tunggal pengaturan/pembersihan."

1. Jika mengaktifkan pembersihan bit untuk register pengambilan edge dimatikan, penulisan nilai apa pun ke register pengambilan edge akan menghapus semua bit dalam register.
2. Jika mengaktifkan pembersihan bit untuk register pengambilan edge diaktifkan, menulis 1 ke bit tertentu dalam register hanya akan menghapus bit spesifik tersebut.

Antarmuka pengguna inti PIO Intel® FPGA IP telah disempurnakan pada deskripsi pada opsi "Aktifkan pengaturan/pembersihan bit individual," dimulai dengan Perangkat Lunak Intel® Quartus® Prime Pro/Standard Edition versi 21.1