ID Artikel: 000073944 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/03/2021

Mengapa konfigurasi FPGA gagal dari HPS pada perangkat Intel® Stratix®10 SX saat saya mengonfigurasi bitstream fase 2 dalam mode pertama boot HPS?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dalam Intel® Quartus® Prime Edisi Pro Edisi Perangkat Lunak versi 19.3, konfigurasi core.rbf bitstream fase 2 dari HPS sebagai bagian dari mode pertama boot HPS mungkin gagal untuk desain yang menargetkan perangkat Intel Stratix® 10 SX.

    Galat berikut mungkin terlihat:

    fpga_manager fpga0: Kesalahan saat menulis data gambar ke FPGA
    gagal memuat gambar fpga
    OF: overlay: of_overlay_create: Notifier pra-aplikasi gagal (err=-110)
    create_overlay: Gagal membuat overlay (err=-110)

     

     

    Resolusi

    Masalah ini diperbaiki di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 20.2 dan seterusnya.

    Untuk mengatasi masalah ini, unduh dan instal firmware manajer perangkat terbaru untuk Perangkat Lunak Intel® Quartus® Prime Edisi Pro 21.1/21.2/21.3/21.4/22.1/22.2/22.3.

     

    Versi firmware manajer perangkat terbaru tersedia dari tautan berikut:

    Apa firmware perangkat terbaru untuk Intel® Agilex™ dan perangkat Intel® Stratix® 10?

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 SX SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.