ID Artikel: 000073951 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 12/08/2021

Mengapa frekuensi clock dari Cyclone® V HPS EMAC*_tx_clk diekspor ke fabric FPGA yang ditunjukkan sebagai 100 Mhz dalam analisis waktu?

Lingkungan

  • Intel® Quartus® Prime Edisi Standard
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di Intel® Quartus® Prime Starndard Edition Software versi 20.1 dan sebelumnya, Anda dapat menemukan frekuensi clock GMII adalah 100 Mhz ketika mengaktifkan HPS EMAC dan merutekannya ke FPGA di Cyclone® V SoC.

    Resolusi

    Untuk mengatasi masalah ini di HPS SoC V Cyclone®, Anda perlu memperbaiki periode emac*_tx_clk dari 10ns hingga 8ns di cv_soc_rgmii_5csxfc6_hps_0_fpga_interfaces.sdc.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Cyclone® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.