Karena masalah dengan perangkat lunak Intel® Quartus® Prime Edisi Pro, mulai versi 19.4, file handoff mungkin tidak dibuat dengan benar oleh Platform Designer.
Masalah ini dapat diamati dalam desain yang mencakup perangkat Intel Agilex® 7 dan saat mengekspor periferal ke fabric FPGA.
Untuk mengatasi masalah ini, buka alat Intel® Quartus® Platform Designer, Instantiate komponen IP HPS, dan terapkan perubahan berikut:
1. Buka Pin Mux, dan Peripherals --> Advanced --> Advanced IP Placement dan tambahkan HPS IO, termasuk clock HPS, klik Terapkan Pilihan
2. Buka Pin Mux dan Peripherals --> Advanced --> Advanced FPGA Placement dan tambahkan FPGA ekspor (misalnya, Master SPI) dan klik Terapkan Pilihan
3. Kembali ke Pin Mux, dan Peripherals --> Advanced --> Advanced IP Placement dan klik Terapkan Pilihan lagi
* Langkah 3 di atas harus dilakukan setiap kali pengguna memodifikasi halaman Advanced FPGA Placement untuk membuat berkas handoff yang tepat dan operasi periferal akan terjadi.
Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 21.1.