Mengapa Intel® Arria® 10 Transceiver Native PHY IP multi channels dengan preset 10G BASE-R mengalami kegagalan fungsional?

Karena masalah dengan Intel® Arria® 10 Transceiver Native PHY IP di Intel® Quartus® Prime Standard Edition Software versi 16.1 dan seterusnya, desain beberapa saluran yang dihasilkan dengan preset BASE-R 10G akan berisi pemetaan port rx_control salah.

Masalah ini hanya terjadi pada TRANSCEIVER Native PHY IP yang diluncurkan di Qsys (sekarang Platform Designer), sementara itu tidak memengaruhi Transceiver Native PHY IP yang diluncurkan dengan Katalog IP.

Contoh penjelasan seperti di bawah ini:

1. Port rx_control IP Transceiver NativePHY adalah port lebar 20 bit. Nama sinyal RX_control bit[19:0]
2. RX_control pemetaan pengkodean port untuk preset 10GBASE-R hanya menggunakan 8 bit pertama, yaitu bit[7:0], sementara bit[19:8] tidak digunakan.
3. Oleh karena itu jika 2 saluran Transceiver diaktifkan, RX_control untuk ch0 adalah bit[19:0], ch1 adalah bit[39:20]
   • ch0 unused bit is bit[19:8] sementara bit digunakan adalah bit[7:0]
   • ch1 unused bit is bit[39:28] sementara bit digunakan adalah bit[27:20]
4. Transceiver Qsys NativePHY IP ch1 terhubung rx_control salah ke bit[135:128] alih-alih bit[27:20].
5. Alamat yang benar diimbangi untuk rx_control harus 20 alih-alih 128

Pengguna dapat mengedit skrip TCL berikut untuk mengatasi masalah tersebut.

1. Mencari interface.tcl di folder instalasi perangkat lunak Intel Quartus Prime
   • ip\altera\alt_xcvr\altera_xcvr_native_phy\altera_xcvr_native_vi\tcl\interfaces.tcl
2. Cari "proc ::altera_xcvr_native_vi::interfaces::elaborate_rx_control" di skrip TCL
3. Mengedit dan memperbaiki pengkodan di bawah ini
   • set add_offset [expr 128 * $PROP_IFACE_SPLIT_INDEX] harus dikoreksi untuk mengatur add_offset [expr 20 * $PROP_IFACE_SPLIT_INDEX]

Masalah ini akan diperbaiki di versi Intel® Quartus® Prime Edisi Standar masa depan Perangkat Lunak dan perangkat lunak Intel® Quartus® Prime Edisi Pro