ID Artikel: 000073994 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/09/2018

Mengapa sinyal status sibuk kalibrasi tidak hilang setelah kalibrasi ulang pengguna diaktifkan untuk perangkat Intel® Stratix® 10?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin menemukan status sibuk kalibrasi tetap ditegaskan saat mengaktifkan kalibrasi pengguna untuk perangkat Intel® Stratix® 10.

     

     

    Resolusi

    Selama kalibrasi ulang pengguna dengan antarmuka konfigurasi ulang, jika sinyal reconfig_write ditarik tinggi untuk beberapa siklus clock setelah reconfig_waitrequest tidak ditegaskan, indikator sibuk kalibrasi, yang merupakan sinyal tx_cal_busy, rx_cal_busy, atau pll_cal_busy akan ditemukan tidak dinyatakan nanti. Kemudian akan menyebabkan transceiver stalling.

    Ikuti gelombang penulisan ke antarmuka konfigurasi ulang di Intel® Stratix® panduan pengguna 10 L- dan H-Tile; reconfig_write harus satu siklus clock tinggi selama setiap proses penulisan setelah reconfig_waitrequest ditolak.

    Jika Anda ingin menggunakan kalibrasi aktifkan register, ikuti aturan secara ketat untuk menghindari perilaku indikator sibuk kalibrasi yang tidak terduga.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA
    Intel® Stratix® 10 GX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.