ID Artikel: 000074004 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 04/07/2016

Mengapa flashsm_reset dilaporkan sebagai clock yang tidak dibatasi dalam IP PFL?

Lingkungan

  • Intel® Quartus® Prime Edisi Standard
  • MicroBlaster™ Fast Passive Parallel Software Driver
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena keterbatasan dalam perangkat lunak Intel® Quartus® Prime, Anda mungkin melihat flashsm_reset dilaporkan sebagai jam yang tidak dibatasi. Hal ini terjadi ketika Anda instantiate IP Parallel Flash Loader (PFL) di perangkat Intel® MAX® 10.

    Resolusi

    flashsm_reset bukan jam, jadi aman untuk mengabaikan peringatan ini.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.