ID Artikel: 000074011 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/03/2019

Mengapa tidak ada keluaran TX saat menyimulasikan IrDA UART IP?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    IrDA UART Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena bug dalam model simulasi IrDA UART, data tidak dimuat dari FIFO ke keluaran IrDA TX.  Hal ini disebabkan oleh perhitungan penghitung laju baud, ketika jumlah maks adalah kehebatan 2.

Resolusi

Masalah ini telah diperbaiki di perangkat lunak Quartus® Prime edisi Standar versi 16.0.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.