Gambar 5-2 dari Compiler IP untuk PCI Express® Panduan Pengguna mengelompokkan sinyal ke dalam beberapa kategori. Berikut ini mencantumkan setiap kategori dan jika sinyal di dalam setiap kategori telah ditambahkan, dihapus, atau diubah saat bermigrasi ke Stratix® Perangkat V.
Spesifik Komponen: Tidak ada pemetaan langsung, sinyal dalam pengelompokan ini telah diubah atau dihapus.
Reset dan Link Training: Tidak ada pemetaan langsung sinyal reset. Beberapa sinyal yang terkait dengan reset dalam kategori ini telah ditambahkan atau dihapus. Selain itu, mengatur ulang definisi sinyal mungkin telah berubah.
Blok Konfigurasi Ulang: Antarmuka ini tidak ada di perangkat StratixV.
Kontrol Transiver: Hanya sinyal yang reconfig_fromgxb dan reconfig_togxb setara yang tersisa. Kedua sinyal ini telah diubah namanya menjadi reconfig_fromxcvr dan reconfig_toxrvr.
Config (Transaction Layer Configuration): Perilaku antarmuka ini sedikit berubah serta definisi dari hpg_ctrler.
Simulasi Antarmuka PIPE Saja:
Sinyal PIPE non-8-bit: Sinyal clocking telah diubah namanya dan sinyal tambahan telah ditambahkan.
Antarmuka Pengujian: Pemetaan dan bit yang tersedia untuk digunakan pada antarmuka ini telah berubah.
Deskripsi lengkap tentang sinyal individu dalam setiap kategori sinyal dapat ditemukan di Panduan Pengguna berikut:
Kompilator IP untuk Panduan Pengguna PCI Express
StratixV Hard IP untuk Panduan Pengguna PCI Express