ID Artikel: 000074188 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 18/04/2016

Mengapa ada pin "reserved_mem_reserved_pins_for_dk_group" pada kontroler berbasis RLDRAM II-UniPHY di perangkat Stratix V?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ketika Anda menghasilkan kontroler RLDRAM II menggunakan pengurut berbasis Nios II, MegaWizard™ akan menghasilkan modul IP tingkat atas dengan sinyal reserved_mem_reserved_pins_for_dk_grouplebar 2-bit .

    Sinyal ini tidak memiliki tujuan fungsi tetapi diperlukan untuk memungkinkan pin dk ditugaskan ke grup DQ. Dalam instantiasi pengurut berbasis Nios II, pin dk harus ada dalam grup DQ untuk mengakses perangkat keras yang diperlukan untuk kalibrasi.

    Anda perlu membawa reserved_mem_reserved_pins_for_dk_group signal up to the top level and connect it to a DQ pin in a x4 DQS group but there is no need to connect it to anything external to the FPGA as these pins serve no purpose.

    Resolusi Sinyal reserved_mem_reserved_pins_for_dk_group dihapus dimulai dengan perangkat lunak Quartus® II versi 11.1.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.