Karena masalah dalam perangkat lunak Intel® Quartus® Prime Edisi Pro versi 20.3 dan sebelumnya, frekuensi clock konfigurasi Serial Aktif (AS_CLK) secara tak terduga berubah menjadi 25 MHz jika perintah QSPI_SET_CS digunakan saat Klien Kotak Surat Intel® FPGA IP atau Klien Serial Flash Mailbox Intel® FPGA IP mengakses perangkat memori flash saat menggunakan Intel® Stratix® 10 perangkat.
frekuensi AS_CLK dapat ditentukan oleh menu sumber clock serial aktif dalam kategori Konfigurasi kotak dialog Opsi Perangkat dan Pin . Pengaturan ini harus diterapkan ke frekuensi AS_CLK untuk tidak hanya konfigurasi Seri Aktif tetapi juga untuk operasi IP tersebut, tetapi setelah perintah QSPI_SET_CS digunakan, frekuensi AS_CLK salah diubah menjadi 25 MHz. Tidak ada cara untuk mengembalikan AS_CLK frekuncy kembali ke frekuensi yang ditentukan dalam menu sumber clock Serial Aktif.
Untuk menghindari masalah ini, jangan gunakan perintah QSPI_SET_CS.
Meskipun Panduan Pengguna Intel® FPGA IP Klien Mailbox dan Panduan Pengguna Intel® FPGA IP Klien Flash Flash untuk menggunakan perintah QSPI_SET_CS sebelum salah satu operasi empat SPI, tidak perlu ketika hanya perangkat flash yang terhubung ke perangkat Intel Stratix 10 dan pilihan chip perangkat flash terhubung ke nCS[0] dari perangkat Intel Stratix 10.
Tidak ada solusi saat beberapa perangkat flash terhubung dan perintah QSPI_SET_CS diperlukan untuk memilih salah satu perangkat flash tersebut.
Masalah ini telah diperbaiki dimulai dengan perangkat lunak Intel® Quartus® Prime Edisi Pro versi 21.1.