ID Artikel: 000074256 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/01/2019

Apakah saya perlu menghubungkan resistor pull-up yang lemah atau resistor pull-down yang lemah ke pin CONFIG_SEL di Intel® MAX® 10 perangkat ketika saya tidak menggunakan mode gambar konfigurasi ganda?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Tidak.  Tabel 2.  Konfigurasi/Pin JTAG dalam Panduan Koneksi Pin Rangkaian Perangkat Intel® MAX® 10 FPGA versi 2017.12.15 memiliki panduan berikut untuk pin CONFIG_SEL:

    Hubungkan pull-up 10-KΩ yang lemah atau pull-down 10-KΩ yang lemah ke pin ini secara eksternal selama fase power-up.

    Ketika Anda menggunakan mode gambar konfigurasi ganda, Anda perlu menghubungkan resistor pull-up yang lemah atau resistor pull-down yang lemah ke pin CONFIG_SEL secara eksternal untuk memilih salah satu dari dua gambar konfigurasi selama fase daya.

    Tetapi ketika Anda tidak menggunakan mode gambar konfigurasi ganda, Anda tidak perlu menghubungkan resistor pull-up yang lemah atau resistor pull-down yang lemah ke pin CONFIG_SEL.  Dalam mode gambar konfigurasi tunggal, gambar 0 dimuat setelah dimatikan tanpa mencitrakan pin CONFIG_SEL.

    Resolusi

    Lihat dokumen terbaru, Tabel 2.  Konfigurasi/Pin JTAG dalam Panduan Koneksi Pin Rangkaian Perangkat Intel® MAX® 10 FPGA.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.