ID Artikel: 000074279 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 24/03/2020

Mengapa nomor pin Intel® MAX® 10 FPGA K22 dan K21 pada Kit Evaluasi Intel MAX 10 FPGA 10M50 tidak mendukung standar LVDS IO?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah yang diketahui pada Kit Evaluasi MAX 10 FPGA 10M50, secara salah dinyatakan bahwa Intel® MAX® 10 FPGA nomor pin K22 dan K21 dapat digunakan sebagai input clock diferensial.

    Namun, pin ini tidak dapat digunakan sebagai input clock diferensial.

     

    Resolusi

    Informasi ini akan diperbaihi dalam versi MAX Panduan Pengguna Kit Evaluasi 10 FPGA 10M50 di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.