ID Artikel: 000074311 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah ada masalah yang diketahui dengan opsi "Gunakan pengakhiran penerima eksternal" di Intel® FPGA IP ALTGX?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, secara bawaan opsi "Gunakan pemberhentian penerima eksternal" dimatikan di Intel® FPGA IP ALTGX di perangkat lunak Quartus® II versi 10.1 dan versi sebelumnya, tetapi jika Anda mengaktifkan opsi ini, pemberhentian internal masih akan diaktifkan.  Anda dapat memverifikasi hal ini dengan melihat Laporan Kompilasi - Fitter - Bagian Sumber Daya - Laporan Pin Input.  Nilai pemberhentian input ditunjukkan dalam laporan ini.

Resolusi

Jika ingin menggunakan pemberhentian eksternal, Anda harus menambahkan tugas ke pin penerima menggunakan Editor Tugas dengan mengikuti langkah-langkah berikut:

  1. Pada kolom Kepada , tambahkan setiap penerima menggunakan Pencari Node yang akan Anda gunakan pemberhentian eksternal.
  2. Pada kolom Nama Penugasan , pilih "Input Pemberhentian".
  3. Pada kolom Nilai , pilih "Nonaktif".
  4. Kompilasi desain Anda.

Ini akan menonaktifkan pemberhentian input untuk saluran penerima yang dipilih.

Produk Terkait

Artikel ini berlaku untuk 4 produk

Arria® II GX FPGA
Cyclone® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.